Ιδρυματικό Αποθετήριο
Πολυτεχνείο Κρήτης
EN  |  EL

Αναζήτηση

Πλοήγηση

Ο Χώρος μου

Παράλληλη αρχιτεκτονική για υλοποίηση του αλγορίθμου ScaleJoin στον υπερυπολογιστή Convey

Karandeinos Ektor

Απλή Εγγραφή


URIhttp://purl.tuc.gr/dl/dias/855FCF85-F7A6-47CE-8AD0-7E767980221F-
Αναγνωριστικόhttps://doi.org/10.26233/heallink.tuc.68484-
Γλώσσαen-
Μέγεθος77 pagesen
ΤίτλοςParallel architecture for the Scalejoin algorithm implementation on the Convey supercomputeren
ΤίτλοςΠαράλληλη αρχιτεκτονική για υλοποίηση του αλγορίθμου ScaleJoin στον υπερυπολογιστή Conveyel
ΔημιουργόςKarandeinos Ektoren
ΔημιουργόςΚαρανδεινος Εκτωρel
Συντελεστής [Επιβλέπων Καθηγητής]Dollas Apostolosen
Συντελεστής [Επιβλέπων Καθηγητής]Δολλας Αποστολοςel
Συντελεστής [Μέλος Εξεταστικής Επιτροπής]Garofalakis Minosen
Συντελεστής [Μέλος Εξεταστικής Επιτροπής]Γαροφαλακης Μινωςel
Συντελεστής [Μέλος Εξεταστικής Επιτροπής]Papaefstathiou Ioannisen
Συντελεστής [Μέλος Εξεταστικής Επιτροπής]Παπαευσταθιου Ιωαννηςel
ΕκδότηςΠολυτεχνείο Κρήτηςel
ΕκδότηςTechnical University of Creteen
Ακαδημαϊκή ΜονάδαTechnical University of Crete::School of Electrical and Computer Engineeringen
Ακαδημαϊκή ΜονάδαΠολυτεχνείο Κρήτης::Σχολή Ηλεκτρολόγων Μηχανικών και Μηχανικών Υπολογιστώνel
ΠεριγραφήΔιπλωματική Εργασία που υποβλήθηκε στη σχολή ΗΜΜΥ του Πολυτεχνείου Κρήτης για την πλήρωση των προϋποθέσεων περάτωσης σπουδών.el
ΠερίληψηStream join consists one of the most resource-intensive operators in stream processing. Due to this characteristic, a big interest has been created in building high throughput and low latency systems which will be able to process real-time, bursty and rate varying data streams. This thesis proposes an FPGA-based architecture which is based on one of the most efficient stream join algorithms, i.e ScaleJoin. The proposed architecture extends the first hardware-based architecture of the ScaleJoin algorithm. The first hardware implementation achieves high throughput and scalability but suffers from low resources utilization. In this thesis, we propose a novel architecture to achieve greater level of parallelism and exploit the available resources. Our system runs on Convey HC-2ex hybrid computer equipped with two six-core Intel Xeon E5-2640 processors running at 2.5 GHz and four Virtex 6 LX760 FPGAs. The experimental performance evaluation shows that our system totally outperforms the corresponding software-based solution and improves greatly the performance of the first hardware implementation.en
ΠερίληψηTo stream join αποτελεί μία από τις πιο απαιτητικές διεργασίες όσον αφορά το stream processing. Λόγω αυτού του χαρακτηριστικού, έχει δημιουργηθεί μεγάλο ενδιαφέρον για τη δημιουργία συστημάτων υψηλής απόδοσης και χαμηλού χρόνου καθυστέρησης, τα οποία θα είναι σε θέση να επεξεργάζονται μεγάλο όγκο streaming δεδομένων σε πραγματικό χρόνο. Η συγκεκριμένη διπλωματική εργασία προτείνει μια αρχιτεκτονική σε FPGA, που βασίζεται σε έναν από τους πιο αποδοτικούς stream join αλγορίθμους, τον ScaleJoin, και επεκτείνει την πρώτη hardware υλοποίηση του. Η πρώτη hardware υλοποίηση πετυχαίνει υψηλή απόδοση και επεκτασιμότητα αλλά πάσχει απο χαμηλή χρήση των διαθέσιμων πορων. Σε αυτή τη διπλωματική προτείνουμε μία νέα αρχιτεκτονική, με σκοπό την επίτευξη μεγαλύτερου επιπέδου παραλληλίας και την αξιοποίηση, όσο το δυνατόν περισσότερο, των διαθέσιμων πόρων του συστήματος. Το σύστημά μας λειτουργεί στον υβριδικό υπολογιστή Convey HC-2ex ο οποίος είναι εφοδιασμένος με 2 εξαπύρηνους Intel Xeon E5-2640 και 4 FPGAs Virtex 6 LX760. Η αξιολόγηση της απόδοσης δείχνει ότι το σύστημα μας υπερτερεί τόσο της αντίστοιχης software υλοποίησης, όσο και της πρώτης hardware υλοποίησης του ScaleJoin αλγορίθμου.el
ΤύποςΔιπλωματική Εργασίαel
ΤύποςDiploma Worken
Άδεια Χρήσηςhttp://creativecommons.org/licenses/by-nc/4.0/en
Ημερομηνία2017-06-29-
Ημερομηνία Δημοσίευσης2017-
Θεματική ΚατηγορίαFPGAen
Θεματική ΚατηγορίαReconfigurable logicen
Θεματική ΚατηγορίαScaleJoinen
Θεματική ΚατηγορίαStream joinen
Θεματική ΚατηγορίαStream join operatoren
Θεματική ΚατηγορίαStream processingen
Βιβλιογραφική ΑναφοράEktor Karandeinos, "Parallel architecture for the Scalejoin algorithm implementation on the Convey supercomputer", Diploma Work, School of Electrical and Computer Engineering, Technical University of Crete, Chania, Greece, 2017en
Βιβλιογραφική ΑναφοράΈκτωρ Καρανδεινός, "Παράλληλη αρχιτεκτονική για υλοποίηση του αλγορίθμου ScaleJoin στον υπερυπολογιστή Convey", Διπλωματική Εργασία, Σχολή Ηλεκτρολόγων Μηχανικών και Μηχανικών Υπολογιστών, Πολυτεχνείο Κρήτης, Χανιά, Ελλάς, 2017el

Διαθέσιμα αρχεία

Υπηρεσίες

Στατιστικά