Ιδρυματικό Αποθετήριο
Πολυτεχνείο Κρήτης
Πολυτεχνείο Κρήτης
EN
|
EL
| URI | http://purl.tuc.gr/dl/dias/8C5ACDDD-0A6E-4CCB-8599-731E4A04FAEE | - |
| Αναγνωριστικό | http://link.springer.com/article/10.1023/B%3AIJPP.0000004512.53221.ff | - |
| Αναγνωριστικό | https://doi.org/10.1023/B:IJPP.0000004512.53221.ff | - |
| Γλώσσα | en | - |
| Μέγεθος | 18 pages | en |
| Τίτλος | A reconfigurable logic-based processor for the SCAN image and video encryption algorithm | en |
| Δημιουργός | Dollas Apostolos | en |
| Δημιουργός | Δολλας Αποστολος | el |
| Δημιουργός | Bourbakis, Nikolaos G | en |
| Δημιουργός | Kachris, Christoforos | en |
| Εκδότης | Kluwer | en |
| Περίληψη | This paper presents a detailed architecture and a reconfigurable logic based hardware design of the SCAN algorithm. This architecture can be used to encrypt high resolution images in real-time. Although the SCAN algorithm is a block cipher algorithm with arbitrarily large blocks, the present design is for 64×64 pixel blocks in order to provide real-time image encryption throughput. The architecture was initially targeted at the Xilinx XCV-1000 FPGA, for which design and performance results are presented in the paper. | en |
| Τύπος | Peer-Reviewed Journal Publication | en |
| Τύπος | Δημοσίευση σε Περιοδικό με Κριτές | el |
| Άδεια Χρήσης | http://creativecommons.org/licenses/by/4.0/ | en |
| Ημερομηνία | 2015-11-14 | - |
| Ημερομηνία Δημοσίευσης | 2003 | - |
| Θεματική Κατηγορία | Reconfigurable logic | en |
| Θεματική Κατηγορία | Image encryption | en |
| Θεματική Κατηγορία | Block cipher | en |
| Θεματική Κατηγορία | Cryptography | en |
| Βιβλιογραφική Αναφορά | C. Kachris, N. Bourbakis and A. Dollas, "A reconfigurable logic-based processor for the SCAN image and video encryption algorithm," Int. J. Parall. Programm., vol. 31, no. 6, pp. 489-506, Dec. 2003. doi:10.1023/B:IJPP.0000004512.53221.ff | en |
Copyright © DIAS 2013
