Ιδρυματικό Αποθετήριο
Πολυτεχνείο Κρήτης
EN  |  EL

Αναζήτηση

Πλοήγηση

Ο Χώρος μου

Sidiropoulos_Stefanos_Dip_2017.docx

Αποτελεί Αρχείο του Τεκμηρίου: Επιτάχυνση διανυσματικού πολλαπλασιασμού πινάκων με χρήση FPGA και HLS
URIhttp://purl.tuc.gr/dl/dias/FED3DE01-E4CB-472F-983E-AA9EF7C5953F-
Τίτλος ΑρχείουSidiropoulos_Stefanos_Dip_2017.docx-
Περιορισμοί Πρόσβασηςfree-
Ημερομηνία Διάθεσης2017-02-08-
Τύπος Περιεχομένουapplication/vnd.openxmlformats-officedocument.wordprocessingml.document-
Μέγεθος Αρχείου2.6 MBen

Εξαγωγή

Λήψη

Κοινοποίηση