Αναζήτηση

Πλοήγηση

• Κοινότητες

Ο Χώρος μου

• Είσοδος

Μοντελοποίηση και σχεδίαση του αλγορίθμου “Projected Gauss-Seidel” σε FPGA

Toupas Petros

Πλήρης Εγγραφή

URI:	http://purl.tuc.gr/dl/dias/61E099BC-F3BC-4D08-9051-523B80207667
Έτος	2018
Τύπος	Διπλωματική Εργασία
Άδεια Χρήσης	Λεπτομέρειες Το έργο με τίτλο Μοντελοποίηση και σχεδίαση του αλγορίθμου “Projected Gauss-Seidel” σε FPGA από τον/τους δημιουργό/ούς Toupas Petros διατίθεται με την άδεια Creative Commons Αναφορά Δημιουργού 4.0 Διεθνές
Βιβλιογραφική Αναφορά	Petros Toupas, "Modeling and design of “Projected Gauss-Seidel” algorithm in FPGA", Diploma Work, School of Electrical and Computer Engineering, Technical University of Crete, Chania, Greece, 2018 https://doi.org/10.26233/heallink.tuc.79074
Εμφανίζεται στις Συλλογές