ΠΟΛΥΤΕΧΝΕΙΟ ΚΡΗΤΗΣ

ΤΜΗΜΑ Η.Μ.Μ.Υ. ΤΟΜΕΑΣ ΗΛΕΚΤΡΟΝΙΚΗΣ ΚΑΙ ΑΡΧΙΤΕΚΤΟΝΙΚΗΣ Η/Υ



Διπλωματική Εργασία

Σχεδίαση και Μοντελοποίηση Ολοκληρωμένων Πηνίων για RF

Εφαρμογές

Μακρής Νικόλαος

Εξεταστική Επιτροπή: Καθηγητής Απόστολος Σαμέλης (Επιβλέπων) Καθηγητής Κώστας Μπάλας Καθηγητής Ματτίας Μπούχερ

XANIA 2006

Ευχαριστώ για την πολύτιμη βοήθειά τους, τον καθηγητή Σαμέλη Απόστολο Και τους μεταπτυχιακούς φοιτητές Κωνσταντόπουλο Γιώργο, Αντωνόπουλο Άγγελο, Καφετζή Γεώργιο και Πατέλη Πέτρο

> Ευχαριστώ τους καθηγητές Μπούχερ Ματτίας και Μπάλα Κώσταντίνο για την συμμετοχή τους στην εζεταστική επιτροπή

ΠΕΡΙΕΧΟΜΕΝΑ

ΚΕΦΑΛΑΙΟ 1 – Εισαγωγή	5
1.1 Γενικά	5
1.2 Επιστημονική συνεισφορά	5
ΚΕΦΑΛΑΙΟ 2 – Περιγραφή Δομής Design Kit	6
2.1 Εισαγωγή	6
2.2 Δομή Design Kit	6
2.3 Γλώσσες προγραμματισμού του Design Kit	7
2.4 Δομική περιγραφή του Design Kit	8
2.4.1 Περιγραφή schematic.prf και layout.prf	9
2.4.2 Περιγραφή layout.lay	9
2.4.3 Περιγραφή substrate.slm	10
2.4.4 Περιγραφή ads.lib	12
2.4.5 Περιγραφή boot ael	12
2.4.6 Περιγραφή octag ind.ael	13
$2.4.7 \Pi_{\text{E0170}}$ artwork ael	.16
2.4.8 Περιγραφή tech include.ael	
$2.4.9 \Pi_{\text{E0}}$ vou pallete ael	18
2.4.10 Περιγραφή palletener 2.4.10 Περιγραφή callbacks ael	19
2.4.11 Περιγραφή octag ind dsn	19
$2.412 \Pi_{\text{E01V}}$ and 1 tet	20
2.4.13 Περιγραφή include dsn	20
$2.5 \Sigma_{100}$ m K sould along	20
$K F \Phi A A I \Omega 3 - \Sigma \gamma \epsilon \delta i \alpha \sigma n \Pi n \gamma i \Omega n$	23
31 Figure m	23
3.2 Σνεδιαστικές Προδιανοαιρές και Σνεδίαση	23
3.2.1 Εισανωνή	23
$3.2.1$ Elou $\gamma \omega \gamma \eta$.23
$3.2.2$ Westand π_{1} (100	25
3.2.5 Z zeoluotikes hupuperpot	25
3.2.4 Kuvoves Zgeoluolijs (design rules)	20
3.3.1 Elgowent	
$3.3.2$ V To λ over the λ is a statement of the second statement of the statement of t	20
$3.3.2$ Thomographic bid tube k in β is β	
2.2.4 Παριγραφή κώδικα allbacks col	
S.5.4 Heptypuqui kuotku calibacks.aet	44
Δ 1 Εισαγγορή	40
4.1 Elouywyi []	40
4.2 Optopol Movie control g_{1}	40
4.5 Χαρακτηριότικα τεχνολογίας ο μεταλλών διαπος/ w L	4/
4.4 Υπολογισμός DC επαγωγής πηνίου	48
4.4.1 Elouywyll	40
4.4.2 Y π 0.00 y 10 μ 0.5 p, davg Kut din	48
4.4.5 TROROYIOHOG INDUCTANCE HE TOV TURO INCOMENT A LAST ANTIMUTA	49
4.4.4 τ πολογισμος inductance κανοντας χρηση current sneet approximation	49
4.4.5 Υπολογισμος inductance κανοντας χρηση του data fitted monomial	50
4.4.6 Explored average and a second sec	
4.4.0 Επιλογή τύπου για την επαγωγή του πηνιου	
4.5 Παρασιτικα φαινομενα στο πηνιο	
4.5.1 Εισαγωγη	

4.5.2 Αντίσταση αγωγού και skin effect	51
4.5.3 Παρασιτικές Χωρητικότητες και διαρροές στο υπόστρωμα	53
4.5.4 Proximity effect	
4.5.5 Απώλειες λόγω του Eddy current στο substrate	57
4.6 Προτεινόμενα Μοντέλα	57
4.6.1 Εισαγωγή	57
4.6.2 Conventional Single Π model	57
4.6.3 Scalable 2 П model	58
4.6.4 Scalable Single П model	61
4.7 ind.net	62
4.7.1 Εισαγωγή	62
4.7.2 Αρχές κατασκευής και δομής του αρχείου	62
ΚΕΦΑΛΑΙΟ 5 – Μετρήσεις και Αποτελέσματα	65
5.1 Εισαγωγή	65
5.2 S-parameters	65
5.2.1 Εισαγωγή	65
5.2.2 Ορισμός S-parameters	65
5.2.3 Ορισμός Quality Factor	67
5.3 Μετρήσεις και Συγκρίσεις	68
5.3.1 Εισαγωγή	68
5.3.2 Πηνία με διαφορετικά πλάτη	68
5.3.3 Πηνία με διαφορετικά n	70
5.3.4 Πηνία με διαφορετικά dout	72
5.4 Αξιολόγηση και βελτίωση των μοντέλων	74
5.4.1 Εισαγωγή	74
5.4.2 Σύγκριση μετρήσεων και βελτιώσεις	74
Επίλογος	85
Βιβλιογραφία	

ΚΕΦΑΛΑΙΟ 1 – Εισαγωγή

<u>1.1 Γενικά</u>

Τα τελευταία χρόνια, η χρήση ασύρματων τηλεπικοινωνιακών συστημάτων έχει αυξηθεί. Το γεγονός αυτό οφείλεται στην ραγδαία αύξηση της ζήτησης για τέτοιου είδους εφαρμογές. Παράλληλα με την διεύρυνση της αγοράς, αναπτύσσονται με γρήγορους ρυθμούς οι τεχνολογίες που χρησιμοποιούνται στον συγκεκριμένο τομέα. Μία από τις τεχνολογίες αυτές είναι και η Bicmos7WL. Η συγκεκριμένη τεχνολογία είναι ιδιαίτερα δημοφιλής και συνιστά ένα μεγάλο ερευνητικό και εκπαιδευτικό πεδίο. Έχουν κατασκευαστεί πολλά εργαλεία τα οποία χρησιμοποιούν την παραπάνω τεχνολογία, όπως το Cadence και το ADS. Η μειωμένη ποιότητα των αποτελεσμάτων της προσομοίωσης του layout στο Cadence σε σχέση με το ADS, έχει οδηγήσει στην ερευνητική προσπάθεια ανάπτυξης βιβλιοθηκών της Bicmos7WL για το ADS.

<u>1.2 Επιστημονική συνεισφορά</u>

Η παρούσα διπλωματική εργασία έχει ως κύριο σκοπό, την σχεδίαση και μοντελοποίηση ενός οκταγωνικού πηνίου, του οποίου οι σπείρες κατασκευάζονται από μέταλλο MA(Al). Η σχεδίαση έγινε με την δημιουργία αλγορίθμου σε γλώσσα AEL ενώ η μοντελοποίηση του πραγματοποιήθηκε με την δημιουργία ενός κυκλώματος στη γλώσσα spice. Μετά την υλοποίηση των παραπάνω δημιουργήθηκε ένα design kit το οποίο εφαρμόστηκε στο ADS. Πραγματοποιήθηκαν προσομοιώσεις για την σύγκριση των μετρήσεων που ελήφθησαν από το μοντέλο και το layout.

Η παρούσα υλοποίηση αποτελεί την εισαγωγή της τεχνολογίας Biemos7WL στο ADS. Με τον τρόπο αυτό επιτυγχάνεται ο ορθότερος τρόπος προσομοίωσης των κυκλωμάτων που δημιουργούνται βασιζόμενα σε αυτή.

ΚΕΦΑΛΑΙΟ 2 – Περιγραφή Δομής Design Kit

2.1 Εισαγωγή

Το Advanced Design System (ADS) της εταιρείας Agilent Technologies είναι ένα εργαλείο το οποίο χρησιμοποιείται από τους μηχανικούς για το χειρισμό διαφόρων σχεδιαστικών εφαρμογών (design applications) όπως RFIC , MMIC, Hybrid ή Board level design. Στο ADS παρέχεται η δυνατότητα «συμβολικής» (schematic design) και «φυσικής» σχεδίασης (layout design) των κυκλωμάτων. Για να χρησιμοποιούν αποτελεσματικά, το σχεδιαστικό περιβάλλον και τις δυνατότητες προσομοίωσης του. Οι σχεδιαστές θα πρέπει να έχουν βιβλιοθήκες από components τα οποία να συνδέονται με μοντέλα ή μετρήσεις που να ανταποκρίνονται στα χαρακτηριστικά τους. Τα components και τα μοντέλα αυτά συμπεριλαμβάνονται σε *design kits*. Για κάθε εργασία και CAD Tool χρησιμοποιούνται ξεχωριστά design kits.

Παρακάτω περιγράφονται η δομή του design kit, οι γλώσσες προγραμματισμού που χρησιμοποιούνται ενώ αναλύεται και η λειτουργικότητα των αρχείων που το διέπουν.

<u>2.2 Δομή Design Kit</u>

To design kit αποτελείται από ένα σύνολο αρχείων και φακέλων. Η δομή του που δημιουργήθηκε και χρησιμοποιήθηκε για αυτή την διπλωματική εργασία είναι η παρακάτω:



Σχήμα 2.1

Ο φάκελος design_kit_7WL περιέχει τα αρχεία και τους φακέλους του design kit. Ο φάκελος αυτός περιλαμβάνει 3 υποφακέλους, τα circuit, design_kit και de. Ο φάκελος circuit έχει 7 υποφακέλους (substrates, bitmaps, ael, artwork, designs, data και models). Στον υποφάκελο αυτό βρίσκονται τα αρχεία που είναι υπεύθυνα για την δημιουργία του component του inductor (πηνίου), τη σχεδίαση του layout, την απεικόνιση του πηνίου στο schematic, την παροχή του μοντέλου του πηνίου και την περιγραφή του υποστρώματος (substrate). Στο φάκελο design_kit υπάρχει το αρχείο το οποίο διαβάζει το ADS και περιέχει το όνομα του design kit, το path που βρίσκεται το design kit αλλά και το path που βρίσκεται το αρχείο φόρτωσης του design kit. Ο φάκελο de έχει 2 φακέλους (defaults, ael) τα αρχεία, των οποίων, περιέχουν τις προτιμήσεις (preferences) του χρήστη, τους ελέγχους που βασίζονται στα design rules της τεχνολογίας που χρησιμοποιείται, την ρουτίνα που φορτώνει τα αρχεία στο ADS και την ρουτίνα που φορτώνει την παλέτα των συμβόλων.

2.3 Γλώσσες προγραμματισμού του Design Kit

Πριν γίνει ανάλυση της λειτουργικότητας του κάθε αρχείου ξεχωριστά, θα παρουσιαστεί μία αναφορά των γλωσσών προγραμματισμού που χρησιμοποιήθηκαν. Τα αρχεία με κατάληξη **.ael** γράφονται στην γλώσσα **AEL**. Η AEL (Application Extension Language) είναι μια γενικού σκοπού γλώσσα προγραμματισμού, κατασκευασμένη βάσει της γλώσσας C. Η AEL χρησιμοποιείται για την διαμόρφωση, προσαρμογή και επέκταση των δυνατοτήτων του περιβάλλοντος σχεδίασης (design environment). Όπως και η C, η AEL έχει ένα εκτεταμένο set από build in βιβλιοθήκες, συμπεριλαμβανομένων συναρτήσεων για μαθηματικές πράξεις, διαχείριση λιστών και βάσεων δεδομένων, διαχείρισης αρχείων και σχεδίασης του layout. Στα αρχεία με την κατάληξη **.net** χρησιμοποιείται η γλώσσα προγραμματισμού **SPICE** η οποία βρίσκει εφαρμογή στην παραγωγή του μοντέλου του πηνίου. Αρχεία με καταλήξεις **.slm**, **.lay**, **.prf** και .dsn είναι αρχεία εισόδου δεδομένων για το ADS τα οποία περιέχουν πληροφορίες για την τεχνολογία που χρησιμοποιείται (slm και prf) και για την αναπαράσταση τους στο schematic.

2.4 Δομική περιγραφή του Design Kit

Για την λειτουργία του design kit, το κάθε αρχείο πραγματοποιεί κάποια συγκεκριμένη εργασία. Παρακάτω ακολουθεί ένα διάγραμμα που δείχνει την αλληλεξάρτηση των αρχείων και ποιά λειτουργία εξυπηρετούν.





Τα αρχεία που βρίσκονται στα μπλε κουτιά (substrate.slm, layout.lay, schematic.prf, layout.prf) είναι αρχεία τα οποία περιέχουν πληροφορίες, για την τεχνολογία που χρησιμοποιείται (substrate.slm, layout.lay) αλλά και για τις προτιμήσεις του χρήστη (schematic.prf, layout.prf). Τα αρχεία αυτά φορτώνονται στο ADS αυτόματα ανοίγοντας ένα νέο project και θέτοντας στα Technology Files, το design kit.



Εικόνα 2.1

2.4.1 Περιγραφή schematic.prf και layout.prf

Τα αρχεία schematic.prf και layout.prf (/de/defaults) είναι αρχεία στα οποία καθορίζονται οι προτιμήσεις του χρήστη (όπως μονάδες μέτρησης, resolution) και για το περιβάλλον εργασίας που χρησιμοποιεί (layout ή schematic). Τα αρχεία αυτά μπορούν να εγγραφούν πηγαίνοντας στο Layout ή στο Schematic παράθυρο και επιλέγοντας Options > Preferences. Πραγματοποιούνται οι αλλαγές που επιθυμεί ο χρήστης (στο layout η μονάδα μήκους είναι um (10⁻⁶ m) και το resolution του design σε 0.001). Στην συνέχεια εκτελείται η εντολή save για τα preferences και στην συνέχεια αντιγράφονται τα αρχεία στο φάκελο του design kit.

2.4.2 Περιγραφή layout.lay

Το layout.lay (/de/defaults) είναι το αρχείο το οποίο έχει τα metal layers της τεχνολογίας που θα χρησιμοποιηθεί. Το συγκεκριμένο αρχείο χρησιμοποιείται στην σχεδίαση του layout και φορτώνεται αυτόματα στο ADS κατά το άνοιγμα ενός layout window. Η τεχνολογία που χρησιμοποιείται είναι η BICMOS7WL με χρήση 6 metal layers (η τεχνολογία θα αναλυθεί περαιτέρω στο κεφάλαιο ???). Τα μέταλλα συντάσσονται ιεραρχικά από κάτω προς τα πάνω:

 $M1(m) \rightarrow V1(v) \rightarrow M2(m) \rightarrow V2(v) \rightarrow M3(m) \rightarrow V3(v) \rightarrow MT(m) \rightarrow FT(v) \rightarrow \rightarrow E1(m) \rightarrow E2(v) \rightarrow MA(m)$

Το m συμβολίζει τα μέταλλα και το v είναι οι via.

2.4.3 Περιγραφή substrate.slm

Το substrate.slm (/circuit/substrates) είναι το αρχείο που περιέχει πληροφορίες για τα layers της τεχνολογίας. Πριν την περιγραφή του αρχείου παρατίθεται μία περιγραφή της τεχνολογίας 6 μετάλλων BICMOS7WL. Μια κάθετη τομή στο wafer διευκολύνει την περιγραφή της τεχνολογίας.



Εικόνα 2.2

Στο παραπάνω σχήμα φαίνεται η ιεραρχία των μετάλλων. Τα μέταλλα E2,FT,V3,V2 και V1 χρησιμοποιούνται ως via μεταξύ των μετάλλων MA,E1,MT,M3,M2 και M1 αντίστοιχα. Ο ενδιάμεσος χώρος μεταξύ των μετάλλων αποτελείται από διοξείδιο του πυριτίου.

Τα layers της τεχνολογίας αυτής διακρίνονται σε 2 κατηγορίες: στα substrate layers και στα metallization layers. Τα substrate layers είναι τα layers του υποστρώματος που βρίσκονται μεταξύ των μετάλλων αλλά και μεταξύ των μετάλλων και του πυριτίου.

Ta substrate layers είναι τα :

- **Polymide** (T = 2.5 um),
- **Nitride** (T = 0.45 um),
- SiO2_T (to dioxeidio tou puritíou pána apó to MA (T =1.35 um)),

- SiO2_MA_E1(to dioξείδιο του πυριτίου μεταξύ του MA και E1(T = 4 um)),
- SiO2_E1_MT(to diozeidio tou purtíou metazú tou E1 kai MT(T = 4.48 um)),
- SiO2_MT_M3(to diozeidio tou puritiou metazú tou MT kai M3(T = 1.03 um)),
- SiO2_M3_M2(to diozeidio tou purtiou metazú tou M2 kai M3(T = 1.03 um)),
- SiO2_M2_M1(to diozeidio tou purtiou metazú tou M2 kai M1(T = 0.66 um))
- SiO2_B(το διοξείδιο του πυριτίου μεταξύ του M1 και του silicon substrate(T =1.1um))
- Silicon_Substrate (το υπόστρωμα του πυριτίου (T =300um)).

Τα metallization layers είναι τα:

- **MA** (T =4um)
- E2 (via)
- E1 (T =3um)
- FT (via)
- **MT** (T =0.48um)
- V3 (via)
- **M3**(T =0.48um)
- V2 (via)
- **M2**(T =0.48um)
- V1 (via)
- M1(T = 0.31um)

Όπου το Τ είναι το πάχος του κάθε layer.

Το αρχείο substrate.slm περιέχει τα metallization και substrate layers. Στο αρχείο αυτό παρατίθενται :

- το πάχος και η αγωγιμότητα (conductivity(Siemens/m)) των μετάλλων
- το πάχος, η διαπερατότητα (Mu) και η διηλεκτρική σταθερά (Er) των στρωμάτων του διοξειδίου και
- το πάχος, η διαπερατότητα (Mu), η διηλεκτρική σταθερά (Er) και η αγωγιμότητα (conductivity(Siemens/m)) του υποστρώματος πυριτίου που χρησιμοποιείται.

2.4.4 Περιγραφή ads.lib

Παρατηρώντας το σχήμα 2.1, διαπιστώνεται ότι το ADS χρησιμοποιεί το αρχείο **ads.lib** για να φορτώσει το design kit. Το **ads.lib** περιέχει το όνομα του design kit, το path που βρίσκεται το design kit, το path που βρίσκεται το αρχείο **boot.ael** (του οποίου η λειτουργία θα περιγραφεί παρακάτω) και την έκδοση του design kit. Η σύνταξη που χρησιμοποιήθηκε παρουσιάζεται παρακάτω :

design_kit_7WL | path_to_design_kit_directory | de/ael/boot | v3.2

2.4.5 Περιγραφή boot.ael

Κατά την εκκίνηση του ADS, τα περιεχόμενα του design kit φορτώνονται με την χρήση του **boot.ael** (\de\ael). Τα αρχεία που φορτώνονται είναι τα εξής:

- callbacks.ael(\de\ael)
- octag_ind.ael(\circuit\ael)
- tech_include.ael(\circuit\ael)
- artwork.ael(\circuit\artwork)
- pallete.ael (\de\ael).

Παρακάτω περιγράφεται ο κώδικας του αρχείου.

dec DK7WL_PATH = designKitRecord[1]:

ามมหมมมหมลสสสสสสสมมหมมหมมหมม

decl BITMAP_DIR = sprintf("%s/circuit/bitmaps/%s/". DK7WL_PATH.on_PC?"pc":"unix");

decl CIRCUIT_AEL_DIR = sprintf("%s/circuit/ael/".DK7WL_PATH)

decl DE_AEL_DIR = sprintf("%s/de/ael/" DK7WL_PATH):

decl CIRCUIT_ART_DIR = sprintf("%s/circuit/artwork/". DK7WL_PATH):

decl CIRCUIT_MODEL_DIR = sprintf("%s/circuit/models/".DK7WL_PATH):

load(streat(CIRCUIT_AEL_DIR."octag_ind"). "CmdOp"):

load(streat(CIRCUIT_AEL_DIR."tech_include"), "CmdOp")

load(streat(DE_AEL_DIR."palette"). "CmdOp"):

load(streat(CIRCUIT_ART_DIR "artwork"). "CmdOp").

Ανάθεση του δευτερου ορίσματος του αρχείου ads.lib (path_to_design_kit_directory) στην μεταβλητή DK700L_PATH

> Ανάθεση των paths των αρχείων σε μεταβλητές

Σύνταξη εντολών φότρωσικ, των αρχείων που θέλουμε

2.4.6 Περιγραφή octag_ind.ael

Στο αρχείο **octag_ind.ael** περιέχονται οι παράμετροι του πηνίου (inductor) που χρησιμοποιούνται για την σχεδίαση και την μοντελοποίηση του. Το αρχείο αυτό είναι από τα βασικότερα του design kit καθώς εξαρτώνται από αυτό η σχεδίαση του layout, η φόρτωση των παραμέτρων στο μοντέλο και ο έλεγχος των παραμέτρων σχεδίασης (design rule check)(όπως φαίνεται και στο σχήμα 2). Οι παράμετροι του πηνίου είναι:

- **1. w** (πλάτος του πηνίου σε um)
- 2. s (διάστημα μεταξύ των πλευρών του πηνίου σε um)
- 3. dout (εξωτερική διάμετρος (outer dimension) του πηνίου σε um)
- 4. n (αριθμός των στροφών του πηνίου)
- 5. L (επαγωγή του πηνίου σε nH)

Παρακάτω φαίνεται ένας inductor με w = 5um, s = 5um, dout = 100um και n = 3.5



Εικόνα 2.3

Ακολουθεί η περιγραφή του κώδικα του αρχείου:

set_simulator_type(-1): create_constant_form("w_5", 5 um, 0, 5 um, "5.0 um"): create_constant_form("w_10", 10 um, 1, 10 um, "10.0 um"): create_constant_form("w_15", 15 um, 2, 15 um, "15.0 um"): create_constant_form("w_20", 20 um, 3, 20 um, "20.0 um"): create_constant_form("w_25", 25 um, 4, 25 um, "25.0 um"): create_form_set("WIDTH_FORM", "w_5", "w_10", "w_15", "w_20", "w_25"):

//name

Κώδικος δημιουργίας Λίστος Valld πμών για το Width Το όνομα της φόρμας που δημιουργείται είναι WIDTH_FORM

"octag_ind", //description "octag ind", //prefix Ο, //attribute -1, //priority NULL, *ll*icon hame standard_dialog, //dialog.code 1. n. //dialog data ComponentNetlistEmt. //netlist.format //netlistdata "ind", ComponentAnnotFmt, //d splayformat "octag_ind", //symbolname 2, "create_octag_ind", 0,

"octag ind".

create item(

Η συνάρτηση create_item() δημιουργεί ένα στιγμιότυπο του inductor με το όνομα octag_ind

Το Ind είναι το άνομα του ορχείου που περιέχει το μοντέλο του Inductor

Το octag_ind είναι το όνομα του συμβόλου που χρησιμοποιείται στο schematic

Το 2 είναι η ποσότητα που υποδεικνύει στο ADS ότι θα χρησιμοποιηθεί ειδική συνάρτηση για την κοτασκευή του layout

Το όνομα create_octag_ind είναι το όνομα της συνάρτησης κατασκευής του layout και η οποία βρίσκεται στο αρχείο artwork.ael



),



Ομοίως με το space συντάσσονται οι παράμετροι dout (outer dimension) και n (turns). Η μόνη αλλαγή που πραγματοποιείται είναι ότι τα turns είναι αδιάστατη ποσότητα, οπότε στο 5° όρισμα της function create_parm αντί της τιμής **5**, αποκτά την τιμή -**1**. Η παράμετρος L είναι ένας πραγματικός αριθμός ο οποίος δείχνει την επαγωγή του πηνίου βάσει των γεωμετρικών χαρακτηριστικών του. Οι τιμές των παραμέτρων ελέγχονται από το αρχείο callbacks.ael.

2.4.7 Περιγραφή artwork.ael

Το αρχείο **artwork.ael** (\circuit\artwork) περιέχει την συνάρτηση create_octag_ind η οποία είναι υπεύθυνη για την σχεδίαση του layout. Για τη συγκεκριμένη σχεδίαση χρησιμοποιούνται οι παράμετροι του αρχείου octag_ind.ael και τα metal layers του αρχείου layout.lay. Αναλυτική περιγραφή της λειτουργικότητας του αρχείου θα παρουσιαστεί σε επόμενο κεφάλαιο.

2.4.8 Περιγραφή tech_include.ael

Στο tech_include.ael(\circuit\ael) ορίζεται το component tech_include. Για να έχει ο simulator πρόσβαση στο μοντέλο του design kit ένα netlisting include component (tech_include) τοποθετείται στο schematic. Το component tech_include δεν περιέχει καμία παράμετρο αλλά περιέχει ένα netlist callback στην τελευταία γραμμή του. Αυτό παρέχεται έτσι ώστε όταν το component γίνεται netlisted για τον simulator, ο κώδικας του netlisting περιέχει την τοποθεσία του μοντέλου (\circuit\models\ind.net). Παρακάτω περιγράφεται ο κώδικας που παρέχεται για την δημιουργία του netlisting.

Η συνάρτηση defun include_netlist_cb (cbP, clientData, callData) επιστρέφει ένα string το οποίο είναι ο pre-processing κώδικας τον οποίο διαβάζει ο simulator του schematic για να «εντοπίσει» που βρίσκεται το model.

```
defun include_netlist_cb (cbP, clientData, callData)
{
    decl fileName="", netlistString="";
    fileName = strcat(CIRCUIT_MODEL_DIR, "ind.net");
        fputs(stderr,fileName);
    netlistString=strcat(netlistString, "#ifndef tech_include\n");
    netlistString=strcat(netlistString, "#define tech_include\n");
    netlistString=strcat(netlistString, "#include \"", fileName,"\"\n");
    netlistString=strcat(netlistString, "#endif\n");
    return(netlistString);
}
```

Ο κώδικας που παράγεται είναι ο παρακάτω:

#ifndef tech include

#define tech_include

#include \ \circuit\models\ind.net \

#endif

Ο κώδικας αυτός αποθηκεύεται στο αρχείο netlist.log και δηλώνει ότι «εάν δεν έχει καθοριστεί το tech_include (if not defined)», τότε ορίζεται το tech_include και φορτώνεται το μοντέλο.

```
create_item("tech_include",
                                         // name
       "tech include",
                                   // label
       "tech include",
                                    // prefix
       ITEM UNIQUE ITEM NOT NETLIST IF SUB, // attribute
                               // priority
       0.
       NULL,
                                  // iconName
       standard dialog,
                                     // dialogName
                                  // dialogData
       NULL,
       ComponentNetlistFmt,
                                        // netlistFormat
       "tech include",
                                   // netlistData
       ComponentAnnotFmt,
                                         // displayFormat
       "tech include".
                                    // symbolName
       no artwork,
                                    // artworkType
       NULL,
                                  // artworkData
       0.
                               // extraAttrib
       list (dm_create_cb (ITEM_NETLIST_CB, "include_netlist_cb", NULL, TRUE)));
```

Ο παραπάνω κώδικας παράγει το component tech_include. Σαν attributes του component δηλώνονται τα ITEM_UNIQUE και ITEM_NOT_NETLIST_IF_SUB. Το ITEM_UNIQUE δηλώνει ότι θα χρησιμοποιείται ένα στιγμιότυπο του component ανά schematic window. Το ITEM_NOT_NETLIST_IF_SUB δηλώνει ότι το component δεν γίνεται netlisted σε περίπτωση που είναι sub-circuit σε ένα κύκλωμα.

Στο πεδίο **netlistData** συμπληρώνεται το όνομα του component, το οποίο και χρησιμοποιήθηκε στην συνάρτηση include_netlist_cb. Στο τέλος της δήλωσης του component παρατίθεται κώδικας ο οποίος καλεί τη συνάρτηση include_netlist_cb έτσι ώστε να φορτωθεί ο κώδικας στον pre-processor του simulation.

2.4.9 Περιγραφή pallete.ael

Ο κώδικας του αρχείου **pallete.ael** (\de\ael) φορτώνει τα εικονίδια του μενού του design kit και συνδέει τα εικονίδια με τα .dsn αρχεία (που είναι τα σύμβολα των components). Τα εικονίδια που φορτώνονται βρίσκονται στο folder \circuit\bitmaps. Ο φάκελος αυτός περιέχει 2 υποφακέλους (**pc** και **unix**). Ανάλογα με το περιβάλλον εγκατάστασης του ADS, γίνεται και η φόρτωση των αντίστοιχων εικονιδίων. Ο έλεγχος για το περιβάλλον που χρησιμοποιείται, πραγματοποιείται με την παρακάτω γραμμή φόρτωσης στο boot.ael:

decl BITMAP_DIR = sprintf("%s/circuit/bitmaps/%s/", DK7WL_PATH, on_PC?"pc":"unix");

Κατά την δήλωση (declaration) της μεταβλητής BITMAP_DIR, χρησιμοποιείται ένα script το οποίο καθορίζει από ποιό path θα φορτωθούν οι εικόνες.

Τα αρχεία .bmps που χρησιμοποιούνται είναι τα OCTAG_IND.bmp και tech_include.bmp. Τα συγκεκριμένα αρχεία δημιουργηθήκαν με την χρήση του εργαλείου DesignGuide Studio το οποίο φορτώνεται από το κεντρικό παράθυρο του ADS επιλέγοντας DesignGuide > DesignGuide Developer Studio > Start DesignGuide Studio > Tools. Ο κώδικας του αρχείου φαίνεται παρακάτω:

> dk_define_palette_group(SCHEM_WIN, "analogRF_net", "7WL Components","7WL Components", -1, "octag_ind", "OCT_INDUCTOR", strcat(BITMAP_DIR,"OCTAG_IND"), "tech_include", "TECHNOLOGY INCLUDE", strcat(BITMAP_DIR,"tech_include"));

dk_define_palette_group(LAYOUT_WIN, "analogRF_net", "7WL Components", "7WL Components", 0, "octag_ind", "OCT_INDUCTOR", strcat(BITMAP_DIR, "OCTAG_IND")); Η συνάρτηση dk_define_pallete_group δηλώνεται 2 φορές. Η πρώτη δήλωσή της είναι υπεύθυνη για την φόρτωση των εικονιδίων για το schematic (SCHEM_WIN) ενώ η δεύτερη δήλωση είναι υπεύθυνη για το layout (LAYOUT_WIN). Ο τύπος των designs που υποστηρίζονται από το design kit είναι τύπου analogRF (analogRF_net). Το όρισμα -1 στην πρώτη δήλωση της συνάρτησης πραγματοποιεί αλφαβητική διάταξη των εικονιδίων.

2.4.10 Περιγραφή callbacks.ael

Το αρχείο του callbacks.ael (\de\ael) έχει την συνάρτηση modified_cb, η οποία πραγματοποιεί ελέγχους έτσι ώστε οι διαστάσεις του πηνίου να συμφωνούν με τους κανόνες σχεδίασης που έχουν ορισθεί από την IBM. Η συνάρτηση αυτή διασφαλίζει την πραγματοποίηση των ελέγχων είτε στο schematic είτε στο layout βάσει των design rules. Επίσης η συγκεκριμένη συνάρτηση υπολογίζει, βάσει των αλλαγών που πραγματοποιούνται στις γεωμετρικές παραμέτρους, την DC επαγωγή του πηνίου. Αναλυτική παρουσίαση της λειτουργίας της συνάρτησης αυτής φαίνεται στο παρακάτω κεφάλαιο.

2.4.11 Περιγραφή octag_ind.dsn

Το αρχείο αυτό βρίσκεται στο φάκελο \circuit\design. Στο αρχείο αυτό συμπεριλαμβάνεται το σύμβολο του πηνίου που χρησιμοποιείται στο schematic window. Η σχεδίαση του συμβόλου έγινε στο Create/Edit Schematic Symbol. Το παρόν εργαλείο βρίσκεται στο view του schematic window. Το σύμβολο που χρησιμοποιείται παρουσιάζεται παρακάτω. Στη σχεδίαση του συμβόλου ορίζουμε τα pins που είναι οι είσοδοι και οι έξοδοι του πηνίου. Τα PLUS και MINUS είναι input/output pins. Ενώ το GND είναι το σημείο γείωσης του πηνίου. Το σύμβολο ουσιαστικά αντιπροσωπεύει το sub-circuit το οποίο περιλαμβάνεται στο αρχείο ind.net και το οποίο προσομοιώνει την συμπεριφορά του πηνίου ανάλογα με την συχνότητα λειτουργίας του.



2.4.12 Περιγραφή ind.net

Το αρχείο αυτό βρίσκεται στον φάκελο \circuit\models και το οποίο περιλαμβάνει το μοντέλο ind (PLUS MINUS GND). Το κύκλωμα αυτό προσομοιώνει την συμπεριφορά του layout ανάλογα με την συχνότητα λειτουργίας. Η σχεδίαση του κυκλώματος είναι βασισμένη στα 3 pins του συμβόλου. Το μοντέλο χρησιμοποιείται στο schematic window καθώς η προσομοίωση επιτυγχάνεται με άλλον simulator, αυτόν του layout. Αναλυτική περιγραφή του ind.net παρουσιάζεται στο κεφάλαιο 4.

2.4.13 Περιγραφή tech_include.dsn

Το σύμβολο tech_include.dsn βρίσκεται στον φάκελο \circuit\designs και είναι υπεύθυνο για την φόρτωση του μοντέλου του πηνίου στο schematic window. Χωρίς την παρουσία του στο schematic window, o simulator δεν βρίσκει το μοντέλο και επιστρέφει μήνυμα λάθους. Πρέπει να σημειωθεί ότι τα σύμβολα tech_include.dsn και octag_ind.dsn σχετίζονται άμεσα με τα components tech_include και octag_ind που παρουσιάστηκαν παραπάνω.

2.5 Σύνοψη Κεφαλαίου

Στο κεφάλαιο αυτό πραγματοποιείται η περιγραφή των στοιχείων από τα οποία αποτελείται ένα design kit. Επίσης παρατίθεται η λειτουργική περιγραφή του αλλά και η λειτουργία του κάθε αρχείου. Στη συνέχεια παρατίθεται ένα διάγραμμα ροής που φανερώνει τη λειτουργία του design kit.



Σχήμα 2.3

Ο παρακάτω πίνακας δηλώνει σε ποιους φακέλους βρίσκονται τα αρχεία του design kit.



Σχήμα 2.4

Στο επόμενο κεφάλαιο περιγράφεται η σχεδίαση του layout, οι κανόνες που το διέπουν και το πώς εφαρμόζονται στο πηνίο.

ΚΕΦΑΛΑΙΟ 3 - Σχεδίαση Πηνίου

3.1 Εισαγωγή

Στο παρόν κεφάλαιο περιγράφονται τα μέταλλα από τα οποία αποτελείται το πηνίο (inductor), οι σχεδιαστικές παράμετροι που χρησιμοποιούνται, τα design rules που διέπουν τη σχεδίαση του layout, η λογική σχεδίαση του πηνίου (των σπειρών MA, της via) και οι έλεγχοι που διέπουν το πηνίο.

3.2 Σχεδιαστικές Προδιαγραφές και Σχεδίαση

3.2.1 Εισαγωγή

Η σχεδίαση του layout του πηνίου βασίζεται στις σχεδιαστικές προδιαγραφές που ορίζονται από την IBM για το πηνίο "ind" της βιβλιοθήκης Bicmos7WL. Η σχεδίαση πρέπει να ακολουθεί τις σχεδιαστικές προδιαγραφές που δίνονται από τον κατασκευαστή ώστε να μπορούν εν συνεχεία να τυπωθούν αλλά και να έχουν την απαιτούμενη συμπεριφορά.

3.2.2 Μέταλλα πηνίου

Τα μέταλλα τα οποία χρησιμοποιούνται είναι τα εξής:

- 1. ΜΑ : Είναι το μέταλλο με το οποίο δημιουργούνται οι σπείρες του πηνίου.
- E2 : Είναι το μέταλλο με το οποίο κατασκευάζονται η via μεταξύ του ΜΑ και E1.
- E1 : Είναι το μέταλλο με το οποίο κατασκευάζεται το underpass κάτω από το MA.

Το MA είναι αλουμίνιο ενώ τα E1 και E2 είναι χαλκός. Ο χώρος μεταξύ των σπειρών και των μετάλλων αποτελείται από SiO₂. Στο παρακάτω σχήμα, φαίνεται η τρισδιάστατη και δυσδιάστατη απεικόνιση ενός πηνίου. Το underpass, σχεδιάζεται έτσι ώστε να εξαχθεί ο εσωτερικός ακροδέκτης του πηνίου έξω από αυτό. Το E2 είναι το μέταλλο που κάνει την επαφή μεταξύ του MA και E1.





Εικόνα 3.5

3.2.3 Σχεδιαστικές παράμετροι

Οι σχεδιαστικές παράμετροι είναι εκείνες οι παράμετροι που χρησιμοποιούνται για την κατασκευή του layout. Οι παράμετροι αυτές είναι :

1. Το πλάτος του μετάλλου MA w (um)

- 2. Το πλάτος του underpass μετάλλου E1 (um)
- Η εξωτερική διάμετρος του πηνίου dout (um). Ως εξωτερική διάμετρο του πηνίου ορίζεται η απόσταση μεταξύ των εξωτερικών πλευρών του πηνίου
- 4. Ο αριθμός των σπειρών του πηνίου n (πραγματικός αριθμός)
- 5. Το διάστημα που χωρίζει 2 παράλληλες γραμμές του MA s (um)

Οι παράμετροι παρουσιάζονται και στο παρακάτω σχήμα.



Εικόνα 6.2

Στην παραπάνω εικόνα το πηνίο έχει dout = 150um, w = 10um, s = 5um, n = 3.5 και Wunderpass = 15um.

3.2.4 Κανόνες Σχεδίασης (design rules)

Οι σχεδιαστικοί κανόνες είναι αυτοί που ορίζουν ποιές τιμές των παραμέτρων είναι αποδεκτές και το πώς θα σχεδιαστεί ο inductor. Οι κανόνες αυτοί στοχεύουν στην σωστή σχεδίαση του πηνίου έτσι ώστε να βοηθήσουν στην τύπωσή του.

Ta design rules, που χρησιμοποιήθηκαν για την σχεδίαση του πηνίου και ορίζονται από την IBM (εκτός από τον κανόνα **10**), είναι τα παρακάτω:

- Το πλάτος του ΜΑ μπορεί να πάρει τις ακόλουθες διακριτές τιμές : 5, 10, 15, 20, 25 um
- Το πλάτος του underpass ορίζεται ως 15um αν και μπορεί να πάρει και άλλες τιμές όπως φαίνεται και παρακάτω
- 3. Το διάστημα μεταξύ 2 παράλληλων γραμμών MA είναι ορισμένο στα 5um
- 4. Η απόσταση μεταξύ των Ε2 και ΜΑ πρέπει να είναι 1.76um. Δηλαδή όταν κατασκευάζεται μια via Ε2 τότε οι πλευρές του ΜΑ θα πρέπει να απέχουν από τις πλευρές του Ε2 κατά 1.76um. Ένα παράδειγμα παρουσιάζεται στην παρακάτω εικόνα. Οι σημειωμένες αποστάσεις είναι 1.76um.



Εικόνα 3.7

- 5. Οι διαστάσεις του Ε2 πρέπει να είναι τουλάχιστον 2um. Το γεγονός αυτό δηλώνει ότι για 5um πλάτους MA ο κανόνας αυτός δεν τηρείται, γεγονός που υποδηλώνει ότι θα πρέπει να χρησιμοποιηθεί ειδική γεωμετρία της via, κάτι που φαίνεται παρακάτω.
- Η ελάχιστη δυνατή επιφάνεια που μπορεί να καλύπτει η via E2 πρέπει να είναι τουλάχιστον 10um².
- 7. Το πλάτος του Ε1 μπορεί να πάρει μέγιστη τιμή 25um και ελάχιστη 15um. Το γεγονός αυτό εξαρτάται από το πλάτος του ΜΑ του πηνίου και το αριθμό των σπειρών του πηνίου. Οπότε, απο τις τιμές 5, 10, 15um η πιο αποδεκτή τιμή για το πλάτος του Ε1 είναι τα 15um, ενώ για τις τιμές 20 και 25um, η τιμή αυτή μπορεί να έχει μέγιστο το πλάτος του ΜΑ.
- 8. To outer dimension παίρνει τιμές μεταξύ 100 400um. Για τιμές του dout_{χρήστη} % 10 = 0, 1, 2, 3, 4 προκύπτει οτι το dout = dout_{χρήστη} (dout_{χρήστη} % 10). Για τιμές του dout_{χρήστη} % 10 = 5, 6, 7, 8, 9 προκύπτει οτι τι dout = (dout_{χρήστη} (dout_{χρήστη} % 10)) + 10.
- 9. Ο αριθμός των σπειρών πρέπει να είναι μεγαλύτερος ή ίσος του 1 και να ακολουθεί την παρακάτω φόρμα: Ακέραιος αριθμός σπειρών + 0 ή 0.25 ή 0.5 ή 0.75.
- **10.** Ο μέγιστος αριθμός των σπειρών που αντιστοιχούν σε κάθε πηνίο καθορίζεται από τα dout, s και w. Ο μέγιστος αριθμός των σπειρών ορίζεται ως n_{max} + 0.5. Το n_{max} ορίζεται ως ο μέγιστος ακέραιος αριθμός turns, ο οποίος ικανοποιεί την συνθήκη: $SD_{i-1} > \frac{l_i}{2} + \frac{wu}{2}$. Ο παραπάνω τύπος και η συνθήκη καθορίστηκαν μέσω των αρχών σχεδίασης του πηνίου που θα περιγραφούν σε παρακάτω παράγραφο. Το $SD_{i-1} = K (Z_i + Z_{i+1}) = \frac{dout (2*i-1)*(w+s)}{1+\sqrt{2}}$ και το $l_i = \sqrt{2}*z_i = \frac{dout 2*(i-1)*(w+s)}{1+\sqrt{2}}$. Στην

παρακάτω εικόνα παρουσιάζεται ένα πηνίο με dout = 100 um, w = 5um, s = 5um, και n = 2.75. Το dout είναι το (1), το K είναι το (2), το Wu είναι το (3), το SD_{i-1} είναι το (4) και το $l_i/2$ είναι το (5). Ο παραπάνω inductor έχει ως μέγιστο αριθμό σπειρών τα 3.5 turns.



Εικόνα 3.8

3.3 Σχεδίαση του Layout

3.3.1 Εισαγωγή

Η σχεδίαση (physical design) που πραγματοποιείται στο layout window ακολουθεί τους design rules που παρουσιάστηκαν παραπάνω. Την σχεδίαση στο design kit επιμερίζεται η συνάρτηση create_octag_ind που βρίσκεται στο αρχείο artwork.ael. Αρχικά περιγράφεται η λογική που διέπει την σχεδίαση του layout (πως υπολογίζονται οι πλευρές, πως κατασκευάζονται οι vias κτλ.) και στην συνέχεια ο τρόπος που υλοποιούνται στον κώδικα.

3.3.2 Υπολογισμός διαστάσεων πηνίου

Για την σχεδίαση του layout θα χρησιμοποιηθούν οι παράμετροι dout, w, s και wu. Η σχεδίαση του πηνίου πρέπει να είναι τέτοια ώστε η κάθετη και κατακόρυφη διάσταση του πηνίου να είναι ίση με το dout. Η παρακάτω εικόνα παρουσιάζει τις διαστάσεις που χρησιμοποιούνται για την κατασκευή του layout.





Η σχεδιαστική εξωτερική διάμετρος ορίζεται ως D = dout - w. Η παραδοχή αυτή πραγματοποιείται για προγραμματιστικούς λόγους που θα παρουσιαστούν στην επόμενη παράγραφο.

Για να ισχύει η πρόταση σύμφωνα με την οποία η κάθετη με την οριζόντια διάσταση είναι ίσες με το D (θεωρώντας ότι τα μήκη των πλευρών **1,2,3,4** και **5** είναι ίσα) θα πρέπει να ισχύει ότι:

$$D_i = 2 * Z_i + L_i$$
 (1),

όπου σύμφωνα με το Πυθαγόρειο Θεώρημα προκύπτει οτι:

$$L_i = \sqrt{2 * Z_i} (2).$$

Άρα από τις εξισώσεις (1) και (2) προκύπτει ότι:

$$D_i = (2 + \sqrt{2}) * Z_i \Leftrightarrow Z_i = \frac{D_i}{(2 + \sqrt{2})}$$
(3)

όπου

$$D_i = D - 2 * (i - 1)(w + s)$$
 (4).

Και επομένως:

$$Z_i = \frac{D - 2*(i-1)*(w+s)}{2 + \sqrt{2}}$$
(5).

Για λόγους συμμετρίας το μήκος της πλευράς 9 είναι ίσο με το μήκος της πλευράς 7. Οπότε το μήκος της 7 είναι ίσο με Z_{i+1} . Οπότε το μήκος K_i είναι $K_i = SD_{i-1} + Z_{i+1} + Z_i$ (7), όπου το SD_{i-1} είναι το μήκος της πλευράς 6. Επομένως το μήκος της πλευράς 6 υπολογίζεται από τον παρακάτω τύπο: $SD_{i-1} = Ki - (Z_i + Z_{i+1})$ (8)

όπου το K_i ισούται με $K_i = D - (2i - 1) * (w + s)$ (9). Ο τύπος αυτός προκύπτει από το γεγονός ότι για να υπολογιστεί το K σε κάθε turn θα πρέπει να αφαιρείται περιττός αριθμός (w+s) από την D.

Αντικαθιστώντας στον τύπο (8), το K_i με το δεξιό όρισμα του τύπου (9) προκύπτει ότι $SD_{i-1} = D - (2*i-1)*(w+s) - (Z_i + Z_{i+1})$ (10). Το Z_{i+1} υπολογίζεται από την εξίσωση (5), άρα

$$Z_{i+1} = \frac{D - 2*((i+1) - 1)*(w+s)}{2 + \sqrt{2}} \Leftrightarrow Z_{i+1} = \frac{D - 2*(i)*(w+s)}{2 + \sqrt{2}}$$
(11).

Επομένως:

$$Z_i + Z_{i+1} = \frac{2*D - (4*i-2)*(w+s)}{2+\sqrt{2}} = 2*\left[\frac{D - (2*i-1)*(w+s)}{2+\sqrt{2}}\right]$$

(12). Συνδυάζοντας την εξίσωση 10 με την εξίσωση 12 προκύπτει ότι :

$$SD_{i-1} = D - (2*i-1)*(w+s) - 2* \frac{[D - (2*i-1)*(w+s)]}{2 + \sqrt{2}} \Leftrightarrow$$
$$\Leftrightarrow SD_{i-1} = \frac{(2 - 2 + \sqrt{2})*[D - (2*i-1)*(w+s)]}{2 + \sqrt{2}} \Leftrightarrow$$
$$SD_{i-1} = \frac{(\sqrt{2})*[D - (2*i-1)*(w+s)]}{2*(1 + \sqrt{2})} \Leftrightarrow SD_{i-1} = \frac{D - (2*i-1)*(w+s)}{1 + \sqrt{2}}$$

Άρα το SD_{i-1} είναι ίσο με $SD_{i-1} = \frac{D - (2*i-1)*(w+s)}{1 + \sqrt{2}}$ (13).

Έστω ότι το μήκος της πλευράς **8** αντιπροσωπεύεται από την μεταβλητή E_i τότε το E_i υπολογίζεται από τον τύπο $T_i = E_i + 2 * Z_{i+1} \Leftrightarrow E_i = T_i - 2 * Z_{i+1}$ (14). Το T_i είναι ίσο με

$$T_i = D - (2 * i - 1) * (w + s)$$
 (15).

Άρα αντικαθιστώντας το Τ_i στην εξίσωση (14) τότε προκύπτει οτι:

 $E_i = D - (2 * i - 1) * (w + s) - 2 * Z_{i+1} \Leftrightarrow E_i = D - 2 * i * (w + s) + (w + s) - 2 * Z_{i+1}$ (15). Από την (11) γνωρίζουμε ότι:

$$Z_{i+1} = \frac{D - (2*i)*(w+s)}{2 + \sqrt{2}} \Leftrightarrow (2 + \sqrt{2})*Z_{i+1} = D - (2*i)*(w+s)$$

Βάσει του παραπάνω τύπου πραγματοποιείται η αντικατάσταση του D-(2*i)*(w+s) με το $(2+\sqrt{2})*Z_{i+1}$ στην εξίσωση (15) οπότε και προκύπτει :

$$E_{i} = (2 + \sqrt{2} - 2) * Z_{i+1} + (w+s) \Leftrightarrow E_{i} = \sqrt{2} * Z_{i+1} + (w+s) \Leftrightarrow E_{i} = L_{i+1} + (w+s) (16).$$

Παραπάνω περιγράφεται ο τρόπος υπολογισμού των πλευρών του πηνίου. Στην συνέχεια ακολουθεί η περιγραφή της via που κατασκευάζεται για w=5um. Για την σχεδίαση της via ακολουθούνται οι προτεινόμενες από την IBM προδιαγραφές, ενώ οι διαστάσεις που χρησιμοποιούνται για την σχεδίαση της παρουσιάζονται στο παρακάτω σχήμα.



Εικόνα 3.10

3.3.3 Περιγραφή κώδικα artwork.ael

Το αρχείο artwork.ael περιέχει την συνάρτηση create_octag_ind. Η συνάρτηση αυτή είναι υπεύθυνη για την δημιουργία του layout. Τα ορίσματα που δέχεται είναι οι τιμές των παραμέτρων: dout, w, s, n. Στην παράγραφο αυτή γίνεται περιγραφή των συναρτήσεων της AEL που χρησιμοποιούνται και η παρουσίαση του ψευδοκώδικα της συνάρτησης.

Για την παραγωγή του layout χρησιμοποιήθηκαν οι παρακάτω συναρτήσεις:

- de_set_layer(α): συνάρτηση που θέτει το μέταλλο στο οποίο θα πραγματοποιηθεί η σχεδίαση. Το όρισμα, της συνάρτησης, α είναι ένας αριθμός ο οποίος αντιστοιχεί σε κάποιο από τα μέταλλα (για το MA είναι το 48, για το E1 είναι το 45 και το E2 είναι το 52).
- 2. de_add_path(): συνάρτηση που δηλώνει την χρήση στην σχεδίαση διαδρομών, κάτι που σημαίνει ότι η σχεδίαση θα βασιστεί σε συντεταγμένες οι οποίες δηλώνονται στη συνάρτηση de_add_point(x,y).
- **3.** de_set_path_corner(a) : συνάρτηση που καθορίζει τον τρόπο δημιουργίας των γωνιών του path.

- de_set_path_width(tw) : συνάρτηση που καθορίζει το πλάτος που θα έχει η διαδρομή που θα σχεδιαστεί.
- 5. de_add_point(x,y) : συνάρτηση που προσθέτει άλλο ένα σημείο από το οποίο περνάει το path ή άλλη μία κορυφή στο πολύγωνο που σχεδιάζεται με την χρήση της συνάρτησης de_add_polygon(). Στη περίπτωση του path οι συντεταγμένες που δίνονται στη συνάρτηση βρίσκονται στο μέσο του path. Το γεγονός αυτό δικαιολογεί το λόγο με βάσει τον οποίο τέθηκε παραπάνω το D=dout-w. Οι συντεταγμένες υπολογίζονται απο την παραπάνω αρχή.
- de_add_polygon():συνάρτηση που είναι υπεύθυνη για την σχεδίαση ενός πολυγώνου.
- 7. de_end(): συνάρτηση που τερματίζει τη σχεδίαση του path ή του πολύγώνου.

Η σχεδίαση του layout βασίζεται σε 5 critical points. Τα critical points είναι τα σημεία που ξεκινά και σταματάει το path του ΜΑ. Το πρώτο σημείο είναι το σημείο έναρξης, ενώ τα άλλα τέσσερα σημεία είναι τα πιθανά σημεία λήξης του path του ΜΑ ανάλογα με τον αριθμό των τετάρτων που έχει επιλέξει ο χρήστης και θα έχει το πηνίο.

Το σημείο έναρξης είναι το ίδιο ανεξαρτήτως του αριθμού των turns που έχει επιλέξει ο χρήστης. Η σχεδίαση του πηνίου γίνεται από έξω προς τα μέσα με φόρα αντίστροφη αυτής του ρολογιού. Οπότε το σημείο λήξης είναι και το σημείο όπου θα κατασκευαστεί η via και το underpass. Τα critical points παρουσιάζονται στην παρακάτω εικόνα.



Εικόνα 3.11

Ta A kai Ω antiprosupeúoun ta shifta énarchic kai lúctic the sceidashe tou physical antiprosupeúoun ta shifta énarchic kai lout = 150 um, w = 10 um kai s = 5um. To physical écte n = 2+0*1/4 turns, to physical écte n = 2+1*1/4 turns, to physical écte n = 2+2*1/4 turns kai to physical écte n = 2+3*1/4 turns.

Η σχεδίαση του πηνίου βασίζεται στο παρακάτω διάγραμμα ροής. Όπως φαίνεται παραπάνω, η κατασκευή γίνεται σε 4 βήματα. Στο πρώτο βήμα εκτελείται το βασικό loop όπου είναι και το loop που κατασκευάζει το path του ΜΑ μέχρι την τελευταία πλευρά. Στο βήμα 2 κατασκευάζεται η τελευταία πλευρά του ΜΑ. Στο βήμα 3 κατασκευάζεται η via μεταξύ ΜΑ και Ε1. Και τέλος στο βήμα 4 τοποθετούνται τα ports μέσω των οποίων γίνεται η επικοινωνία του πηνίου με τον έξω κόσμο.



Το πρώτο βήμα περιγράφεται από το παρακάτω διάγραμμα ροής. Σε αυτό, τα κουτιά με γκρι χρώμα αντιπροσωπεύουν τα labels που χρησιμοποιούνται στον κώδικα, τα Di είναι τα σημεία όπου γίνεται η σχεδίαση των πλευρών του MA και τα





Μεταξύ του INITALIZATION και του UPDATE ορίζονται οι μεταβλητές που θα χρησιμοποιηθούν για την σχεδίαση. Οι μεταβλητές που χρησιμοποιούνται είναι οι παρακάτω:

x = 0, y = 0: x και y είναι οι καρτεσιανές συντεταγμένες που χρησιμοποιούνται για την σχεδίαση.

Nturns = int(n): η μεταβλητή Nturns κρατάει την τιμή του ακέραιου μέρους των turnd που δηλώνονται.

Qturns = n - int(n): η μεταβλητή αυτή δηλώνει τον αριθμό των $\frac{1}{4}$ που θα έχει το πηνίο.

Qctrl = 0: η μεταβλητή αυτή ελέγχει το πότε έχουν ολοκληρωθεί οι σπείρες του πηνίου.

i = 1: η μεταβλητή αυτή κρατάει την τιμή του turn που σχεδιάζεται την συγκεκριμένη στιγμή.

z = 0, 1 = 0, zold = 0: οι μεταβλητές αυτές είναι υπεύθυνες για την σχεδίαση του πηνίου.

Dstart = 1: η μεταβλητή αυτή ελέγχει το πότε θα αρχίσει η σχεδίαση του πηνίου.

D=Do – tw: η μεταβλητή αυτή δηλώνει την τιμή της εξωτερικής σχεδιαστικής διάστασης του πηνίου.

Μεταξύ των UPDATE και C1 γίνεται η ενημέρωση των z, l και zold. Το zold = z, όπου το z υπολογίζεται από τον τύπο $z = \frac{D}{2+\sqrt{2}}$ και το l υπολογίζεται από τον τύπο l = D – 2*z, ο οποίος προκύπτει απο τον τύπο (1). Το C1 είναι το Dstart > 1. Εάν ισχύει η συνθήκη αυτή τότε πραγματοποιείται μετάβαση στο UPDATED αλλιώς πραγματοποιείται μετάβαση στο D1.

Το **D1** κατασκευάζει την πλευρά **1** του πηνίου. Οι συντεταγμένες για την δημιουργία της πλευράς αυτής είναι $(x + \frac{l}{2}, y + \frac{w}{2} + 0.5)$ και $(x + \frac{l}{2}, y)$. Οι τιμές των

συντεταγμένων του πρώτου σημείου αποθηκεύονται στις μεταβλητές xx και yy.



Εικόνα 3.14
Από το **D1** πραγματοποιείται μετάβαση στο label LOOP και στην συνέχεια στο **C2**. Το C2 είναι το $n \le i$. Αν ισχύει η συνθήκη τότε το Qcrtl=1 αλλιώς Qctrl=0. Μετά τον έλεγχο C2 πραγματοποιείται η σχεδίαση της πλευράς 2 και 3 στο **D2**. Η σχεδίαση συνεχίζεται από τις συντεταγμένες του σημείου (2). Οπότε η πλευρά 2 προκύπτει από τις συντεταγμένες $(x + \frac{l}{2}, y)$ και (x, y). Η πλευρά 3 προκύπτει από τις συντεταγμένες (x, y) και (x - z, y - z).

Στην συνέχεια από το D2 γίνεται έλεγχος για ((Qturns == 0.25) & (Qctrl == 1)) στο C3. Αν ισχύει η παραπάνω συνθήκη τότε αποθηκεύονται οι συντεταγμένες του σημείου (4) και πραγματοποιείται μετάβαση στο label END_LOOP. Αν δεν ισχύει τότε σχεδιάζονται οι πλευρές 4 και 5 στο D3. Στο D3 η πλευρά 4 σχεδιάζεται από τις συντεταγμένες (x-z, y-z) και (x-z, y-z-l) και η 5 από τις συντεταγμένες (x-z, y-z-l) και (x, y-2*z-l). Ακολουθεί ο έλεγχος C4.

Στο C4 η συνθήκη που ελέγχεται είναι ((Qturns == 0.5) & (Qctrl == 1)). Αν ισχύει αποθηκεύονται οι συντεταγμένες (x, y - 2*z - l) και μεταβαίνει στο END_LOOP. Αν δεν ισχύει τότε σχεδιάζονται οι πλευρές 6 και 7 στο D4. Στο D4 η πλευρά 6 σχεδιάζεται από τις συντεταγμένες (x, y - 2*z - l) και (x + l, y - 2*z - l) και η 7 από τις συντεταγμένες (x + l, y - 2*z - l) και (x + l + z, y - z - l). Ακολουθεί ο έλεγχος C5.

To C5 πραγματοποιεί τον έλεγχο ((*Qturns* == 0.75) & (*Qctrl* == 1)). Αν ισχύει τότε αποθηκεύονται οι τιμές των συντεταγμένων του σημείου (8)(x = x + z + l, y = y - z - l) και πραγματοποιείται μετάβαση στο label END_LOOP. Αν δεν ισχύει τότε αποθηκεύονται οι συντεταγμένες, το D υπολογίζεται από τον τύπο D = (Do - w) - 2*i*(w + s),με Dstart = 2 και εκτελείται μετάβαση στο label UPDATE.

Στο UPDATE, όπως αναφέρεται παραπάνω, υπολογίζονται τα Z_{i+1} και L_{i+1} και στο Z_{old} αποθηκεύεται η τιμή του Z_i . Στην συνέχεια εκτελείται μετάβαση στο label UPDATED καθώς το Dstart = 2.

Στο UPDATED το D υπολογίζεται από τον τύπο (10) οπότε το D ισούται με $D = Do - w - (z + z_{old} + 2*(w + s))$. Στην συνέχεια σχεδιάζονται οι πλευρές 8 και 9 στο D6. Το D6 σχεδιάζει τις πλευρές 8 και 9. Η πλευρά 8 σχεδιάζεται με την χρήση των συντεταγμένων (x, y) και (x, y + D) και η πλευρά 9 σχεδιάζεται βάσει των συντεταγμένων (x, y + D) και (x - z, y + D + z). Στην συνέχεια το **C6** ελέγχει ((Qturns == 0.0) & (Qctrl == 1)). Αν ισχύει τότε αποθηκεύονται οι συντεταγμένες και εκτελείται η μετάβαση στο END_LOOP αλλιώς αποθηκεύονται τα x και y (y = y + D + z και x = x - z - (l + w + s)), το i αυξάνεται κατά 1 (i= i+1) και εν συνεχεία πραγματοποιείται η μετάβαση στο LOOP οπότε και σχεδιάζονται η πλευρά 10 και η αντίστοιχη της 3 για i = 2 από το D2.

Στο δεύτερο βήμα σχεδιάζεται η πλευρά στην οποία κατασκευάζεται η via. Στο παρακάτω διάγραμμα ροής παρουσιάζεται ο τρόπος σχεδιασμού της.





Όταν κάποια συνθήκη από τις C3,C4,C5 και C6 ισχύει τότε πραγματοποιείται μετάβαση στο END_LOOP. Από το END_LOOP εκτελείται μετάβαση στη συνθήκη C7. Η συνθήκη C7 είναι η εξής: *Qturns* == 0. Αν ισχύει τότε προκύπτει η πλευρά 11.a της εικόνας 3.12. Η πλευρά αυτή σχεδιάζεται με την χρήση των τρεχόντων συντεταγμένων και του σημείου (x - $(\frac{1}{2} + tw + ts), y$) (D7). Αν η συνθήκη C7 δεν είναι αληθής τότε πραγματοποιείται ο έλεγχος της συνθήκης C8. Η συνθήκη αυτή είναι: *Qturns* == 0.5. Αν είναι αληθής τότε σχεδιάζεται η πλευρά 11.b βάσει των

38

τρεχόντων συντεταγμένων και του σημείου $(x + \frac{1}{2}, y)$ (D8). Αν δεν είναι αληθής τότε πραγματοποιείται μετάβαση στο έλεγχο της συνθήκης C9. Η συνθήκη C9 είναι: *Qturns* == 0.25. Αν είναι αληθής τότε σχεδιάζεται η πλευρά 11.c βάσει των τρεχόντων συντεταγμένων και του σημείου $(x, y - \frac{1}{2})$ (D9). Αν δεν είναι αληθής τότε ισχύει ότι *Qturns* = 0.75 οπότε και εκτελείται το D10, σχεδιάζοντας την πλευρά 11.d βάσει των τρεχόντων συντεταγμένων και του σημείου $(x, y + \frac{1}{2})$.



Εικόνα 3.16

Όταν ολοκληρωθεί η σχεδίαση της τελευταίας πλευράς εκτελείται η μετάβαση στην label DESIGN_VIA.

Στο τρίτο βήμα σχεδιάζεται η via και το path του underpass E1 που βγαίνει από τον inductor. Μεταξύ του label DESIGN_VIA και συνθήκης C10 ορίζονται οι μεταβλητές :

MAx, MAy : συντεταγμένες για την σχεδίαση του MA στη via των 5um.

E2x,E2y : συντεταγμένες για την σχεδίαση του E2 στη via των 5um.

list_x,list_y : lístec two suntetagménwo gia thu scedíash tou MA kai El sth via two 5um.

list_xE2,list_yE2 : lístes two suntetagménun gia thu scéliash tou E2 sth via two 5um.

list_xo,list_yo: λίστες των συντεταγμένων για την σχεδίαση του underpass.

xout, yout : συντεταγμένες του τελευταίου σημείου της τελευταίας πλευράς του MA. Το παρακάτω διάγραμμα ροής παρουσιάζει τον τρόπο κατασκευής των via και του underpass path.



Εικόνα 3.17

Η συνθήκη C10 είναι για w == 5um. Αν ισχύει τότε πραγματοποιείται μετάβαση στο label BUILDING_VIA_5UM αλλιώς πραγματοποιείται η μετάβαση στο label BUILDING_VIA. Για w = 5um ελέγχονται οι τιμές του Qturns στους ελέγχους C11,C12 και C13. Ανάλογα με την τιμή του Qturns υπολογίζονται οι τιμές



των συντεταγμένων για την σχεδίαση του MA, E1 και E2 στα CALC1, CALC2, CALC3 και CALC4.

Εικόνα 3.18

Ο τρόπος υπολογισμού των συντεταγμένων δηλώνεται στην παραπάνω εικόνα. Αρχικά υπολογίζεται η μετάβαση από το σημείο Α στο σημείο Β ανάλογα με την τιμή του Qturns. Στην συνέχεια οι συντεταγμένες της διαδρομής :

 $B \rightarrow C \rightarrow D \rightarrow E \rightarrow F \rightarrow G \rightarrow B$

αποθηκεύονται στις λίστες list_x και list_y. Αμέσως μετά υπολογίζεται η μετάβαση από το σημείο A στο σημείο B1. Εν συνεχεία οι συντεταγμένες της διαδρομής:

 $B1 \rightarrow C1 \rightarrow D1 \rightarrow E1 \rightarrow F1 \rightarrow G1 \rightarrow B1$

αποθηκεύονται στις λίστες list_xE2 και list_yE2. Οι συντεταγμένες αυτές υπολογίζονται βάσει των διαστάσεων που υπολογίστηκαν και παρουσιάζονται στην εικόνα 2.6. Τέλος υπολογίζονται και αποθηκεύονται στις λίστες list_xo και list_yo οι τιμές των συντεταγμένων του underpass.

Μετά από τον υπολογισμό των λιστών στο D11 σχεδιάζεται το MA. Εν συνεχεία στο D12 σχεδιάζεται το E1 της via. Τέλος στο D13 σχεδιάζεται το μέταλλο E2 της via. Για w > 5um τότε η σχεδίαση ακολουθεί την εικόνα 3.3. Αν ισχύει ότι

 $Qturns == 0.0 \parallel Qturns == 0.5 (C14)$ τότε κατασκευάζεται το path του MA χρησιμοποιώντας τις συντεταγμένες:

$$(x - \frac{Wunderpass}{2}, y) \& (x + \frac{Wunderpass}{2}, y)$$

To path αυτό έχει πλάτος w. Ενώ σχεδιάζεται το path του E2 (με πλάτος w-2*1.76) χρησιμοποιώντας τις συντεταγμένες:

$$(x - \frac{Wunderpass}{2} + 1.76, y) \& (x + \frac{Wunderpass}{2} - 1.76, y) (D14).$$

Αν δεν ισχύει τότε κατασκευάζεται το path του ΜΑ χρησιμοποιώντας τις συντεταγμένες:

$$(x, y - \frac{Wunderpass}{2}) \& (x, y + \frac{Wunderpass}{2})$$

To path αυτό έχει πλάτος w. Ενώ σχεδιάζεται το path του E2 (με πλάτος w-2*1.76) χρησιμοποιώντας τις συντεταγμένες:

$$(x, y - \frac{\text{Wunderpass}}{2} + 1.76) \& (x, y + \frac{\text{Wunderpass}}{2} - 1.76) (D15).$$

Έπειτα, ανάλογα με την τιμή του Qturns (C15,C16 και C17) υπολογίζονται οι λίστες των σημείων (listxo και listyo) που θα βασιστεί η σχεδίαση του underpass path και είναι:

 $Qturns = 0: list_xo = list (0,0), list_yo = list (-tw/2,(Nturns+1)*tw + (Nturns+1)*ts).$ $Qturns = 0.5: list_xo = list (0,0), list_yo = list(tw/2,-(Nturns+1)*tw - (Nturns+1)*ts).$ $Qturns = 0.25: list_xo = list (tw/2,-(Nturns+1)*tw-(Nturns+1)*ts), list_yo = list (0,0).$

Qturns = 0.75: list_xo = list (-tw/2,(Nturns+1)*tw+(Nturns+1)*ts) , list_yo = list (0,0).

Τέλος στο **D16** σχεδιάζεται το path του underpass και πραγματοποιείται μετάβαση στο label DESIGN_PORTS.

Στο τέταρτο βήμα πραγματοποιείται η τοποθέτηση των ports στο σημείο (1) της εικόνας 3.10 και στο δεύτερο σημείο του path του Ε1. Στο παρακάτω διάγραμμα ροής περιγράφεται η τοποθέτηση των ports:



Εικόνα 3.19

Ανάλογα με την τιμή που έχει το Qturns (ο έλεγχος γίνεται στα C11,C12 και C13) τοποθετείται το port στις συντεταγμένες (xout+list_xo[1], yout+ list_yo[1]) με την ανάλογη κατεύθυνση (D17,D18,D19 και D20). Εν συνεχεία γίνεται η σχεδίαση του port στο σημείο (1).

3.3.4 Περιγραφή κώδικα callbacks.ael

Η συνάρτηση modified_cb του callbacks.ael (/de/ael) πραγματοποιεί ελέγχους οι οποίοι ανταποκρίνονται στα design rules που παρουσιάστηκαν παραπάνω. Επίσης υπολογίζεται η dc inductance του πηνίου βάσει των γεωμετρικών του παραμέτρων. Οι συναρτήσεις που κυρίως χρησιμοποιούνται είναι οι :

pcb_get_mks(callData, όνομα παραμέτρου): συνάρτηση που δεσμεύει τις τιμές των παραμέτρων που δίνει ο χρήστης.

pcb_set_mks(callData, όνομα παραμέτρου): συνάρτηση που επιστρέφει την τιμή της παραμέτρου που αλλάζει.

Επίσης ο έλεγχος if (strcmp(clientData, όνομα παραμέτρου) == 0),

ελέγχει εάν έχει πραγματοποιηθεί κάποια αλλαγή της τιμής της παραμέτρου από τον χρήστη. Εάν προκύπτει αλλαγή τότε πραγματοποιούνται οι έλεγχοι που φαίνονται παρακάτω.

Αρχικά πραγματοποιείται ο έλεγχος αν έχει αλλάξει η τιμή του s. Αν έχει αλλάξει, τότε γίνεται έλεγχος για το αν η τιμή του είναι διάφορη του 5um. Αν ισχύει τότε παράγεται ένα μήνυμα λάθους και επιστρέφει s = 5um. Ο έλεγχος αυτός ικανοποιεί το design rule **3** που αναφέρθηκε παραπάνω.

Εν συνεχεία πραγματοποιείται ο έλεγχος για το εάν έχει αλλάξει η τιμή του dout. Εάν έχει αλλάξει τότε πραγματοποιείται ο έλεγχος για το εάν το dout<100um ή dout>350um. Αν ισχύει η παραπάνω συνθήκη τότε πραγματοποιείται η παρακάτω ανάθεση τιμών στις παραμέτρους :

Dout = 100 μ , n = 1 , $w = 5 \mu$ Kai s = 5 μ ,

αν δεν ισχύει τότε πραγματοποιείται η στρογγυλοποίηση της dout βάσει των τύπων που βρίσκονται στο design rule 8.

Ο επόμενος έλεγχος πραγματοποιείται στις τιμές του n. Εάν αλλάξει η τιμή του n ή του dout ή του w τότε ελέγχεται αν το n έχει μετά την υποδιαστολή 0, 25, 5, 75. Η συνθήκη αυτή ικανοποιεί το design rule **9**. Αν δεν ισχύει η συνθήκη τότε οι τιμές των παραμέτρων αλλάζουν και γίνονται :

Dout = 100 μ , n = 1 , $w = 5 \mu$ kai s = 5 μ

αν ισχύει τότε πραγματοποιείται ένα loop, από 1 έως n turns,το οποίο υπολογίζει την τιμή των SD και l για κάθε turn ενώ πραγματοποιεί τον έλεγχο της συνθήκης SD < l/2 + wu/2. Τα SD και l υπολογίζονται απο τους τύπους του design rule **10**. Αν ισχύει η συνθήκη, τότε αυτό δηλώνει ότι η i-1 στροφή ήταν η μέγιστη δυνατή στροφή που

μπορούσε να πραγματοποιηθεί. Εν συνεχεία γίνεται έλεγχος για το αν τα turns που βρέθηκαν ήταν περισσότερα από αυτά που δίνει ο χρήστης. Αν δεν ισχύει η συνθήκη αυτή επιστρέφεται στο n η τιμή που βρέθηκε +0.5.

Ο τελευταίος έλεγχος έχει να κάνει με το εάν το n που βάζει ο χρήστης είναι μικρότερο του 1. Αν ισχύει η συνθήκη αυτή τότε πραγματοποιείται reset των τιμών των παραμέτρων σε Dout =100 μ m, w = 5 μ m, s = 5 μ m και n=1. Μετά τους ελέγχους υπολογίζεται η τιμή του L βάσει των παραμέτρων που ορίζει ο εκάστοτε χρήστης. Αρχικά υπολογίζονται το davg, din και p και έπειτα υπολογίζεται ο τύπος $mo^*(n^2)^* \underline{davg}$. V1*

$$L = \frac{K1 * mo * (n^2) * davg}{(1 + K2 * p)}$$

Λεπτομερής περιγραφή του τύπου θα παρουσιαστεί στο επόμενο κεφάλαιο.

ΚΕΦΑΛΑΙΟ 4 - Μοντελοποίηση

4.1 Εισαγωγή

Στο κεφάλαιο αυτό αρχικά δίνεται ο ορισμός της μοντελοποίησης και του λόγου χρήση της. Στη συνέχεια περιγράφεται η τεχνολογία που χρησιμοποιείται στη κατασκευή του πηνίου. Μετά την παρουσίαση της τεχνολογίας παρατίθενται οι τρόποι υπολογισμού της επαγωγής που χρησιμοποιήθηκαν για την μοντελοποίηση. Εν συνεχεία παρατίθενται τα σημαντικότερα μοντέλα και τέλος περιγράφεται η δομή και οργάνωση του αρχείου που βρίσκεται το μοντέλο ind.

4.2 Ορισμός Μοντελοποίησης

Μοντελοποίηση είναι η διαδικασία κατά την οποία κατασκευάζεται ένα μαθηματικό , μηχανικό ή ηλεκτρικό σύστημα το οποίο είναι ικανό να προσομοιώνει τα χαρακτηριστικά και την συμπεριφορά του φαινόμενου που μελετάται.

Στην προκειμένη περίπτωση μελετάται η συμπεριφορά και τα χαρακτηριστικά ενός οκταγωνικού πηνίου το οποίο κατασκευάζεται στην τεχνολογία 7 μετάλλων Bicmos7WL και η πιθανότητα εξαγωγής ενός μοντέλου το οποίο να παρουσιάζει παρόμοια, με το πηνίο, συμπεριφορά.

Η μοντελοποίηση του πηνίου βοηθάει στην καλύτερη κατανόηση των φαινόμενων που επηρεάζουν την λειτουργία του καθώς και στην εξαγωγή μετρήσεων σε μικρότερο χρόνο.

Το RF momentum είναι ο simulator του layout του ADS. Ο συγκεκριμένος simulator θεωρείται από τους καλύτερους καθώς παρουσιάζει αποτελέσματα παρόμοια με αυτά των μετρήσεων στο τυπωμένο κύκλωμα. Ο simulator του layout για να ολοκληρώσει ένα simulation χρειάζεται τουλάχιστον 10 λεπτά. Η διάρκεια της προσομοίωσης μπορεί να διαρκέσει και αρκετές ώρες ανάλογα με την επεξεργαστική ικανότητα του υπολογιστή και την πολυπλοκότητα του layout. Εν αντιθέσει το μοντέλο στο schematic προσομοιώνεται σε 5 – 10 δευτερόλεπτα. Το γεγονός αυτό σημαίνει ότι εάν παραχθεί ένα μοντέλο αρκετά ακριβές τότε θα μπορεί ο χρηστής να έχει πολύ γρήγορα τα αποτελέσματα που επιθυμεί.

4.3 Χαρακτηριστικά τεχνολογίας 6 μετάλλων Bicmos7WL

Τα technology files που χρησιμοποιήθηκαν, και περιγράφονται παραπάνω, περιλαμβάνουν 6 μέταλλα για σχεδίαση και 5 μέταλλα για μετάβαση από το ένα μέταλλο στο άλλο (via). Η ιεραρχία των μετάλλων φαίνεται στην παρακάτω εικόνα.



Εικόνα 4.20

Πάνω από το MA υπάρχει ένα στρώμα διοξείδιο του πυριτίου, ένα στρώμα nitride και ένα στρώμα polymide. Κάτω από το M1 υπάρχει ένα στρώμα διοξειδίου του πυριτίου(SiO2_T). Κάτω από το SiO2_T υπάρχει το υπόστρωμα του πυριτίου. Ο χώρος μεταξύ των μετάλλων αποτελείται από διοξείδιο του πυριτίου. Στον επόμενο πίνακα φαίνονται τα layers σε ιεραρχική διάταξη. Τα sub layers είναι τα layers του υποστρώματος. Τα metal layers είναι τα μέταλλα σχεδίασης.

Στο παρακάτω πίνακα φαίνονται οι ποσότητες T, Er, Mu και σ. To T είναι το πάχος του μέσου σε um, το Er είναι η σχετική ηλεκτρική διαπερατότητα του διηλεκτρικού (αδιάστατη), το Mu είναι η σχετική μαγνητική διαπερατότητα (αδιάστατη) και το σ είναι η ειδική αγωγιμότητα σε (S/m = (Ohm*m)⁻¹). Από το σ υπολογίζεται η ειδική αντίσταση ρ σε Ohm*m από τον τύπο : $p = \frac{1}{\sigma}$.

47

metals⊂ layers	Туре	T(um)	Er	Mu	σ(S/m)	Via	σ(S/m)
POLYMIDE	sub layer	2,5	3,4	1			
NITRIDE	sub layer	0,45	7	1			
SiO2_T	sub layer	1,35	4,1	1			
MA	metal	4		1	3,57143E+07		
SiO2MA_E1	sub layer	4	4,1	1		E2(metal)	1,42857E+07
E1	metal	3		1	5,29101E+07		
SiO2E1_MT	sub layer	4,48	4,1	1		FT(metal)	6,50364E+06
MT	metal	0,48		1	2,34082E+07		
SiO2MT_M3	sub layer	1,03	4,1	1		V3(metal)	2,69819E+06
M3	metal	0,48		1	2,34082E+07		
SiO2M3_M2	sub layer	1,03	4,1	1		V2(metal)	2,69819E+06
M2	metal	0,48		1	2,34082E+07		
SiO2M2_M1	sub layer	0,66	4,1	1		V1(metal)	1,71703E+06
M1	metal	0,31		1	3,62450E+07		
SiO2_B	sub layer	1,1	4,1	1			
Silicon Substrate	sub layer	300	11,9	1	7,41000E+00		

Πίνακας 4.1

4.4 Υπολογισμός DC επαγωγής πηνίου

4.4.1 Εισαγωγή

Ο υπολογισμός της dc inductance του πηνίου πραγματοποιείται με 3 τρόπους όπως παρουσιάζεται στο [2].

4.4.2 Υπολογισμός ρ, davg και din

Η ποσότητα din είναι η εσωτερική διάμετρος του πηνίου (um) , όπως φαίνεται και στην εικόνα 4.2 , και υπολογίζεται από τον τύπο :

 $\begin{aligned} din &= dout - (2*t*w+2*(t-1)*s) - Q_25*(w+s) + Q_5*(w+s) + Q_75*2*(w+s) \\ \text{To t είναι o ακέραιος αριθμός των turns. Ta Q_25, Q_5 και Q_75 είναι μεταβλητές} \\ ελέγχου που παίρνουν την τιμή 1 εάν αληθεύει ότι το Qturns = turns - είναι 0.25, 0.5 \\ και 0.75 αντίστοιχα. \end{aligned}$



Εικόνα 4.21

To **davg** είναι η μέση διάμετρος του πηνίου (um). Το davg υπολογίζεται από τον τύπο: $davg = \frac{dout + din}{2}$.

Το **ρ** είναι ο λόγος που δείχνει το πόσο πολύ έχει γεμίσει το εσωτερικό του πηνίου. Υπολογίζεται από τον τύπο : $p = \frac{dout - din}{dout + din}$. Όταν προκύπτει μικρό ρ τότε dout \approx din οπότε και το πηνίο χαρακτηρίζεται ως hollow. Όταν προκύπτει μεγάλο ρ τότε ισχύει ότι dout \succ din οπότε και το πηνίο χαρακτηρίζεται ως fill.

4.4.3 Υπολογισμός inductance με τον τύπο modified Wheeler formula

Ο τύπος modified Wheeler προκύπτει μετά από απλοποίηση του τύπου που προτείνεται από τον Wheeler στο [?]. Ο τύπος modified Wheeler φαίνεται παρακάτω: $L = K1 * mo * n^2 * \frac{davg}{1 + K2 * p}$ (nH). Το n είναι ο αριθμός των turns, το mo είναι η μαγνητική διαπερατότητα του κενού (1260 nHm⁻¹) και τα K1 και K2 είναι οι fitting τιμές οι οποίες εξαρτώνται από την γεωμετρία του πηνίου. Οι τιμές αυτές ,για οκταγωνικό πηνίο, είναι: K1 = 2.25, K2 = 3.55.

4.4.4 Υπολογισμός inductance κάνοντας χρήση current sheet approximation

Ένας απλός και ακριβής τρόπος υπολογισμού της inductance ενός πηνίου μπορεί να προκύψει προσεγγίζοντας τις πλευρές του πηνίου ως συμμετρικά current sheets τα οποία έχουν ίσες εντάσεις ρεύματος.

Για παράδειγμα, στην περίπτωση του τετραγωνικού πηνίου, τα current sheets στις απέναντι πλευρές είναι παράλληλα μεταξύ τους ενώ αυτά που είναι παρακείμενα μεταξύ τους είναι ορθογώνια. Χρησιμοποιώντας συμμετρία και το γεγονός ότι η mutual inductance των ορθογώνιων current sheets είναι μηδενική, ο υπολογισμός της inductance περιορίζεται στον υπολογισμό της self inductance των current sheets και των mutual inductances που παρουσιάζονται μεταξύ των παραλλήλων current sheets.

Βάσει του παραπάνω σκεπτικού προκύπτει ο τύπος :

$$Lgmd = 0.5 * n^{2} * mo * davg * C1 * (\ln(\frac{C2}{p}) + C3 * p + C4 * p^{2})(nH)$$

Οι τιμές C1 , C2 , C3 και C4 είναι fitting παράμετροι που εξαρτώνται από την γεωμετρία του πηνίου και έχουν τις παρακάτω τιμές : C1 = 1.07 , C2 = 2.29 , C3 = 0 και C4 = 0.19.

4.4.5 Υπολογισμός inductance κάνοντας χρήση του data fitted monomial expression

H data fitted monomial expression είναι:

 $Lmean = \beta * dout^{a_1} * w^{a_2} * davg^{a_3} * n^{a_4} * s^{a_5}$

Oi timés two metablitán β , a1, a2, a3, a4 kai a5 prokúptoun ws exés:

- 1. Έστω ότι : x1 = log(dout), x2 = log(w), x3 = log(davg), x4 = log (n) και x5 = log(s).
- 2. y = Log (Lmean) = a0 + a1x1 + a2x2 + a3x3 + a4x4 + a5x5, όπου a0 είναι το a0 = log (β).
- 3. Γίνεται χρήση της μεθόδου least squares fit , η οποία εκφράζεται από τον

τύπο :
$$\sum_{k=1}^{N} (y(k) - a0 - a1x1(k) - a2x2(k) - a3x3(k) - a4x4(k) - a5x5(k))^2$$

Επιλέγεται να γίνονται minimized τα α_i. Το N είναι ο αριθμός των μετρήσεων που έχουν γίνει.

Oi τελικές τιμές , που προκύπτουν σύμφωνα με τις μετρήσεις του [?] , είναι : $\beta = 1.33e-3$, a1 = -1.21, a2 = -0.163, a3 = 2.43, a4 = 1.75 και a5 = -0.049.

4.4.6 Επιλογή τύπου για την επαγωγή του πηνίου

Αρχικά αποκλείεται η χρήση του τύπου data fitted monomial expression καθώς παράγεται με την χρήση των δεδομένων του συγγραφέα του [;]. O current sheet approximation τύπος παράγει ένα error της τάξης του 8% και πάνω για $s \leq 3 * w$. Λόγω των παραπάνω επιλέγεται ο τύπος modified Wheeler formula. Όπως φαίνεται και στο επόμενο κεφάλαιο η τιμή του Lmw παρουσιάζει μικρή απόκλιση από την DC τιμή της inductance.

4.5 Παρασιτικά φαινόμενα στο πηνίο

4.5.1 Εισαγωγή

Παρακάτω παρατίθενται τα παρασιτικά φαινόμενα που επηρεάζουν την απόδοση του πηνίου. Τα φαινόμενα αυτά είναι skin effect, διαρροή ηλεκτρικού πεδίου στο υπόστρωμα, proximity effect και eddy currents στο υπόστρωμα.

4.5.2 Αντίσταση αγωγού και skin effect

Η DC αντίσταση του πηνίου υπολογίζεται από τον τύπο: $Rdc = \frac{len}{\sigma_m * w * tma}$ (1). Όπου το len είναι το μήκος του αγωγού, σ_{ma} είναι η ειδική αγωγιμότητα του αγωγού ((Sm) $^{\text{-1}}$) , w είναι το πλάτος του αγωγού και tma είναι το πάχος του αγωγού. Σύμφωνα με το [1], ισχύει ότι $R = \frac{V}{I}$ (2),όπου η V είναι η τάση κατά μήκος του αγωγού και Ι είναι η ένταση του ρεύματος του αγωγού. Το πεδίο Ε είναι ομοιόμορφο και είναι ίσο με E = V / len. Άρα το V = E*len (3). Το I είναι ίσο με : I = vd * p * A = vd * p * tma * w (4) όπου vd είναι η ταχύτητα μεταφοράς (ms⁻¹), p είναι η πυκνότητα φορτίου (Cm⁻³) και A είναι η επιφάνεια A = tma*w. Από (2), (3) και (4) προκύπτει ότι αγώγιμου μέσου άρα $R = \frac{E * len}{vd * p * tma * w}.$ Όμως το : $\frac{E}{vd * p} = \frac{1}{\sigma_{ma}}$. Οπότε και προκύπτει ο τύπος (1).

Η DC αντίσταση του αγωγού δεν ανταποκρίνεται στην αντίσταση που παρουσιάζει ο αγωγός όταν σε αυτόν εφαρμόζεται ρεύμα υψηλής συχνότητας. Συμφωνά με το [1], το ρεύμα μικραίνει στην βάση του αγωγού οπότε και αυξάνεται η αντίσταση του. Η μείωση της πυκνότητας ρεύματος (J A/m²) συναρτήσει της διάστασης x αναπαρίσταται από τον τύπο : $J = J_o e^{-\frac{x}{\delta}}(5)$, όπου το δ είναι το βάθος διείσδυσης και το οποίο ορίζεται ως $\delta = \frac{1}{\sqrt{f^* \pi^* \mu o^* \sigma_{ma}}}$ (6). Αφού το J διαφέρει

μόνο ως προς την x κατεύθυνση τότε το I υπολογίζεται από τον τύπο :

$$I = \int J^* dA = \int_0^{ima} J_o e^{\frac{-x}{\delta}} * w^* dx = J_0^* * w^* \delta^* (1 - e^{\frac{-ima}{\delta}}). \quad O\pi \acute{o}\tau \epsilon \quad \eta \quad av\tau \acute{i}\sigma\tau a\sigma\eta \quad \tau ov$$

πηνίου υπολογίζεται από τον τύπο : $R = \frac{len}{\sigma_{ma} * w * \delta * (1 - e^{\frac{-lma}{\delta}})}$ (7). Η ποσότητα

 $\delta * (1 - e^{\frac{-tma}{\delta}})$ ονομάζεται effective thickness (teff). Το παραπάνω φαινόμενο ονομάζεται skin effect.

Παρακάτω φαίνεται η συμπεριφορά του teff (nm) όσο αυξάνει η συχνότητα.



Εικόνα 4. 22

Παρακάτω φαίνεται η **αντίσταση ανά μονάδα μήκους του αγωγού** για διαφορετικά **w**.



Εικόνα 4. 23

Παρατηρείται ότι όσο αυξάνεται το width(w) , μειώνεται το R/len (Ohm/m)

52

4.5.3 Παρασιτικές Χωρητικότητες και διαρροές στο υπόστρωμα

Σύμφωνα με τα [2], [4], [5], [6], [7] και [8] ,οι παρασιτικές χωρητικότητες και οι διαρροές στο υπόστρωμα που δημιουργούνται στο πηνίο φαίνονται στα παρακάτω σχήματα:



Εικόνα 4.24



Εικόνα 4.25

Οι **Cox**, **Csi**, **Cs** και **Cunder** είναι παρασιτικές χωρητικότητες που δημιουργούνται λόγω της διάχυσης του ηλεκτρικού πεδίου του πηνίου στο substrate. Στην DC λειτουργία , το πηνίο δεν παρουσιάζει τέτοιου είδους διαρροές ενώ στην AC λειτουργία πραγματοποιείται διαρροή ηλεκτρικού πεδίου στο substrate με αποτέλεσμα την δημιουργία των παραπάνω παρασιτικών χωρητικοτήτων. Πριν γίνει η περιγραφή των παραπάνω χωρητικοτήτων , θεωρείται σκόπιμη η παράθεση της θεωρίας υπολογισμού χωρητικοτήτων πρώτα.

Ο υπολογισμός των χωρητικοτήτων μεταξύ δύο πλακών, σύμφωνα με το [1], πραγματοποιείται ως εξής:

Η χωρητικότητα C (σε Farad)είναι : $C = \frac{Q}{V}$ (8), όπου Q είναι το φορτίο σε Coulomb και V είναι η τάση σε Volt.Το Q είναι : Q = ps * A (9), όπου το ps είναι η επιφανειακή πυκνότητα φορτίου και A είναι το εμβαδόν της πλάκας (m²). Το ps υπολογίζεται από τον τύπο ps = ε₀ε_rE (C * m⁻²)(10), όπου το ε₀ είναι η ηλεκτρική διαπερατότητα του κενού(= 8,854pFm⁻¹) και ε_r είναι η σχετική διαπερατότητα του μέσου. Θεωρώντας ότι το πεδίο των παράλληλων πλακών είναι ομοιόμορφο τότε προκύπτει ότι V = |E| * d (11) όπου το d είναι η απόσταση των πλακών και E είναι η ένταση του ηλεκτρικού πεδίου. Από τα παραπάνω προκύπτει ότι :

$$C = \frac{Q}{V} \stackrel{(9),(10)}{\Leftrightarrow} C = \frac{ps * A}{E * d} \stackrel{(11)}{\Leftrightarrow} C = \frac{\varepsilon_0 * \varepsilon_r * E * A}{E * d} \Leftrightarrow C = \frac{\varepsilon_0 * \varepsilon_r * A}{d} (12) .$$

Ο Cox είναι ο πυκνωτής που αναπαριστά τη χωρητικότητα που αναπτύσσεται μεταξύ του μετάλλου και του Si substrate με ενδιάμεσο μέσο SiO₂.To Cox υπολογίζεται από τον τύπο (12), θεωρώντας ότι ο inductor είναι μια γραμμή μεταφοράς, μήκους ίσου με το άθροισμα των πλευρών του πηνίου. Οπότε αντικαθιστώντας το d με το tox και το A με το len*w, προκύπτει :

$$Cox = \frac{e_0 * e_{rox} * len * w}{tox}$$
 (13).

Ο Csi είναι ο πυκνωτής που αναπαριστά τη χωρητικότητα που αναπτύσσεται μεταξύ του Si substrate και της γείωσης. Κάνοντας τις παραδοχές που έγιναν παραπάνω και αντικαθιστώντας στον 12 το d με tsi και το A με len*w, προκύπτει:

$$Csi = \frac{e_0 * e_{rsi} * len * w}{tsi} (14).$$

Ο **Cunder** είναι ο πυκνωτής που αναπαριστά την χωρητικότητα που αναπτύσσεται μεταξύ των MA και E1 από τα σημεία που περνά το underpass κάτω από το MA. Το A υπολογίζεται από τον τύπο: A = t * w * wunder, όπου το t είναι ο ακέραιος αριθμός των turns και wunder είναι το πλάτος του path του underpass. Το d είναι ίσο με tox_{mae1}.Οπότε και προκύπτει :

$$Cunder = \frac{e_0 * e_r * t * w * wunder}{tox_{mael}}$$
(15).

Ο Cs είναι ο πυκνωτής που αναπαριστά την χωρητικότητα που αναπτύσσεται μεταξύ των σπειρών του MA. Το A υπολογίζεται από τον τύπο : A = lend * tma όπου lend = len - lenx. Το lenx είναι το μήκος των εξωτερικών πλευρών του πηνίου. Το d ισούται με s. Άρα :

$$Cs = \frac{lend * tma * e_0 * e_{rox}}{s} (16).$$

Το substrate χαρακτηρίζεται ως lossy καθώς παρουσιάζει conductivity ίση με 7.41, γεγονός το οποίο σημαίνει ότι υπάρχει μετατροπή του ηλεκτρικού πεδίου που διατρέχει το substrate Si σε κίνηση φορέων. Γεγονός το οποίο αναπαρίσταται με την **Rsi**. HRsi υπολογίζεται από τον τύπο (1) με την διαφορά ότι σαν len θεωρείται το tsi και σαν πάχος αγωγού θεωρείται το len του αγωγού. Οπότε και το ο τύπος που προκύπτει είναι :

$$Rsi = \frac{tsi}{condSi*len*w}(17)$$

4.5.4 Proximity effect

Το proximity effect, συμφωνά με το [9], είναι το φαινόμενο κατά το οποίο το μαγνητικό πεδίο που προκαλείται από γειτονικές γραμμές αλλάζει την κατανομή του ρεύματος στον αγωγό με αποτέλεσμα την δημιουργία ρευμάτων υψηλής έντασης στα άκρα του αγωγού. Τα ρεύματα αυτά που προκαλούνται ονομάζονται Eddy ρεύματα. Το γεγονός αυτό επηρεάζει περισσότερο από το skin effect την αύξηση της αντίστασης και την μείωση του Quality factor. Το proximity effect φαίνεται και στην αναπαράσταση των ρευμάτων στα 0.500 GHz στην εικόνα 4.26.



Εικόνα 4.26

4.5.5 Απώλειες λόγω του Eddy current στο substrate

Το Eddy current, συμφωνά με το [9], παρουσιάζεται στο Si substrate λόγω του φαινόμενου της διάχυσης του μαγνητικού πεδίου του πηνίου σε αυτό. Το γεγονός αυτό είναι ιδιαίτερα σημαντικό για substrate με resistivity κάτω της τιμής του 1Ωcm. Για υπόστρωμα με resistivity άνω των 10 Ohm*cm, οι τιμές των ρευμάτων αυτών είναι τόσο μικρές ώστε να επηρεάζουν την απόδοση του πηνίου σε πολύ μικρό βαθμό. Στην παρούσα περίπτωση το resistivity του substrate προκύπτει από τον τύπο:

 $p_{si} = \frac{1}{\sigma_{si}} = \frac{1}{7.41} (Ohm * m) = 0.1350 (Ohm * m) = 13.50 Ohm * cm$. To yeyovóc autó

σημαίνει ότι τα eddy currents του Substrate στην παρούσα τεχνολογία δεν επηρεάζουν την απόδοση του πηνίου.

4.6 Προτεινόμενα Μοντέλα

4.6.1 Εισαγωγή

Παρακάτω παρατίθενται τα μοντέλα τα οποία προτείνονται από την βιβλιογραφία που βρέθηκε.

4.6.2 Conventional Single П model

Το convetional Single Π model που προτείνεται από το [4] είναι αυτό που θεωρείται ως η βάση για την μοντελοποίηση του πηνίου . Ο λόγος είναι ότι βασίζεται στην μοντελοποίηση των βασικότερων φαινόμενων που επηρεάζουν την απόδοση του πηνίου. Τα φαινόμενα αυτά είναι το skin effect και η διαρροή ηλεκτρικού πεδίου στο υπόστρωμα. Το μοντέλο φαίνεται στην εικόνα 4.8.

Το Rs υπολογίζεται από τον τύπο (7) . Το Rs είναι η αντίσταση που παρουσιάζει το πηνίο. Το Ls υπολογίζεται από τον τύπο του Greenhouse . Ο τύπος αυτός υπολογίζει την self inductance κάθε πλευράς και την mutual inductance που δημιουργείται από την μαγνητική αλληλεπίδραση της πλευράς αυτής με τις γειτονικές της. Αθροίζοντας όλα τα παραπάνω προκύπτει η συνολική inductance. Παρόλο που θεωρείται ανώτερός του modified Wheeler , για το simulation επιλέγεται ο δεύτερος λόγω της απλότητας και της ικανοποιητικής ακρίβειας του. Το Ls είναι η συνολική επαγωγή που παρουσιάζει το πηνίο. Το Cunder είναι η χωρητικότητα που προκύπτει μεταξύ των MA και underpass και υπολογίζεται από τον τύπο (15). Οι διαρροές στο υπόστρωμα μοντελοποιούνται στις σημειωμένες περιοχές της εικόνας 4.8. Το Cox11 = Cox22 = Cox/2, όπου το Cox υπολογίζεται από τον τύπο (13). To Csi11 = Csi12 = Csi/2, όπου το Csi υπολογίζεται από τον τύπο (14). To Rsi11 = Rsi22=2*Rsi, όπου το Rsi υπολογίζεται από τον τύπο (17). Ουσιαστικά είναι σαν να επιλύουμε τους τύπους 13, 14 και 17 ως για len* = len/2.



Εικόνα 4.27

4.6.3 Scalable 2 Π model

Στο [9], παρουσιάζεται ένα μοντέλο στο οποίο γίνεται προτείνεται ένας τρόπος για την αποφυγή του frequency dependent component Rs του παραπάνω μοντέλου και την επίτευξη μεγαλύτερης ακρίβειας στην απόδοση των αποτελεσμάτων. Στο συγκεκριμένο μοντέλο συμπεριλαμβάνονται τα φαινόμενα skin effect, proximity effect και διαρροές στο υπόστρωμα. Το αντίστοιχο κύκλωμα φαίνεται στην εικόνα 4.9.

To skin effect μοντελοποιείται με ένα ladder circuit . To ladder κύκλωμα αποτελείται από 4 στοιχεία : 2 επαγωγές(L0 & L1) και 2 αντιστάσεις (R0 & R1).

To proximity effect μοντελοποιείται με την χρήση της mutual inductance Lm/2 μεταξύ των L1 και L4, και μεταξύ των L2 και L 3.



Εικόνα 4.28

Αρχικά υπολογίζονται τα Rdc και Ldc. Το Rdc υπολογίζεται από τον τύπο (1) και το Ldc κάνοντας χρήση του Modified Wheeler τύπου.

Εν συνεχεία υπολογίζεται το Wcrit. Το Wcrit είναι η συχνότητα κατά την οποία τα παρασιτικά eddy ρεύματα στο πηνίο αρχίζουν να έχουν τιμές που επηρεάζουν την απόδοση του πηνίου. Το Wcrit υπολογίζεται από τον τύπο :

 $\omega crit = \frac{3.1*P*Rsheet}{mo*w^2}, \text{ όπου το P είναι το w+s}, \text{ το } Rsheet = \frac{pma}{tma} = \frac{1}{tma*\sigma ma}, \text{ το}$ mo είναι το μαγνητική διαπερατότητα του κενού. Ακολουθεί η γραφική που δείχνει την σχέση μεταξύ του w και της critical frequency η οποία υπολογίζεται από τον τύπο $fcrit = \frac{\omega crit}{2*\pi}$. Παρατηρείται ότι όσο αυξάνει το W μειώνεται η fcrit. Γεγονός που σημαίνει ότι τα παρασιτικά φαινόμενα σε πηνία με μεγάλο w εγείρονται σε μικρές συχνότητες.



Εικόνα 4.29

Αφού υπολογιστεί η critical frequency, γίνεται επίλυση της παρακάτω δευτεροβάθμιας εξίσωσης:

$$\frac{(0.315*R_{dc}^{2})}{m*\omega_{crit}^{2}*L_{dc}^{2}}*nr^{2} + \frac{(\varepsilon_{ox}*len^{2})}{(6*Cox*Ldc*c^{2})}*nr - 1 = 0 (18)$$

Opou to ϵ_{oc} = $\epsilon_r * \epsilon_0$, to c eíval η tacútita tou quitúc(300000 Km/sec) kai to

$$m = \frac{240}{n^{1.23}}$$
. Έστω ότι $A = \frac{(0.315 * R_{dc}^2)}{m * \omega^2_{crit} * L_{dc}^2}$ και $B = \frac{(\varepsilon_{ox} * len^2)}{(6 * Cox * Ldc * c^2)}$, οπότε από την

(18) προκύπτει :

$$A * nr^{2} + B * nr - 1 = 0$$

Παίρνοντας την διακρίνουσα έχουμε:

$$D = B^2 + 4 * A$$

Οι δύο ρίζες nr1 και nr2 προκύπτουν από τον τύπο:

$$nr1,2 = \frac{-B \pm \sqrt{D}}{2*A}$$

Από τις 2 ρίζες επιλέγεται η θετική.

Στη συνέχεια υπολογίζεται το K το οποίο είναι το mutual inductor coupling coefficient. Το K υπολογίζεται από τον τύπο :

$$K = \sqrt{\frac{0.315}{m}} * \frac{R_{dc}}{\omega_{crit}} * L_{dc}$$

Οι τιμές των components υπολογίζονται από τους τύπους:

$$R0 = (1 + nr^{-1}) * Rdc$$

$$R1 = nr * R0$$

$$L0 = \frac{(1 - 3.57 * K)}{nr^{3/2}} * Ldc$$

$$L1 = \frac{L0}{0.315 * nr}$$

$$Lm = k * \sqrt{L0 * L1}$$

$$Rsc = 1.5 * \frac{\rho_{si} * n * (w + s)}{len * tsi}$$

Το Rsc αντιπροσωπεύει την ροή φορέων μεταξύ των ports διαμέσου του substrate. Τα παρασιτικά components Csi, Cox, Rsi, Cs και Cunderpass υπολογίζονται βάσει των τύπων στην παράγραφο 4.5.3.

4.6.4 Scalable Single Π model

Το μοντέλο το οποίο προτείνεται από το [10], και φαίνεται στην 4.11, ακολουθεί την λογική του παραπάνω μοντέλου. Στην περίπτωση αυτή αποφεύγεται να γίνει μοντελοποίηση του proximity effect και προτιμάται η χρήση 2 καινούργιων στοιχείων του Rsub και Csub. Τα Rsub και Csub υπολογίζονται βάσει των αναλυτικών τύπων που βρίσκονται στα [12] και [13]. Προσεγγιστικά θεωρείται ότι το βάθος διείσδυσης του πεδίου μεταξύ των ports είναι περίπου dout / 6 οπότε και προκύπτει ότι $Rsub = \frac{6*psi*len}{D*w}$ και από τον τύπο $Rsub*Csub = \frac{esi}{condSi}$. Άρα το *Csub = esi /(CondSi*Rsub)*. Το Rub και Csub αναπαριστούν τις διαρροές που προκαλούνται μεταξύ των ports και την χωρητικότητα που δημιουργείται μεταξύ των ports αντίστοιχα. Οι τιμές των υπόλοιπων στοιχείων υπολογίζονται από τους τύπους που έχουν καταχωρηθεί παραπάνω.





<u>4.7 ind.net</u>

4.7.1 Εισαγωγή

Στη παράγραφο αυτή περιγράφεται η δομή και η οργάνωση του αρχείου που είναι το μοντέλο ind. Επίσης παρατίθεται ο τρόπος υπολογισμού του len και του toxmael.

4.7.2 Αρχές κατασκευής και δομής του αρχείου

Το αρχείο ind.net περιέχει το μοντέλο (ind) . Η γλώσσα στην οποία γράφεται το ind.net είναι HSPICE. Η συγκεκριμένη γλώσσα είναι σχετικά «άκαμπτη» καθώς δεν επιτρέπει τα loops και δεν μπορούν να εισαχθούν σε αυτήν δεδομένα εκτός των παραμέτρων. Επίσης δεν ανταποκρίνονται σε αυτή οποιεσδήποτε αλλαγές που πραγματοποιούνται σε callback mode. Τα components που μπορούν να χρησιμοποιηθούν για την δημιουργία του μοντέλου είναι όλα όσα βρίσκονται στα basic libraries του schematic του ADS.

Το ind.net αποτελείται από 3 βασικά μέρη. Στο πρώτο ορίζονται οι τεχνολογικές προδιαγραφές και οι διάφορες μεταβλητές που θα χρησιμοποιηθούν. Ως τεχνολογικές προδιαγραφές ορίζονται οι τιμές εκείνες που είναι χαρακτηριστικές της τεχνολογίας (το πάχος, η resistivity, η ηλεκτρική και μαγνητική διαπερατότητα των μετάλλων και του substrate). Τα παραπάνω είναι γνωστά από τον πίνακα 4.1. Το toxmasi είναι το άθροισμα των παχών των SiO2 και των μετάλλων που βρίσκονται μεταξύ του μετάλλου και του Si substrate. Όπότε το toxmasi = 17.05um.

Στο δεύτερο μέρος υπολογίζονται οι τιμές των components που θα χρησιμοποιηθούν καθώς και όποια άλλη τιμή που θεωρείται ότι πρέπει να χρησιμοποιηθεί. Το μήκος του inductor υπολογίζεται από τον παρακάτω τύπο:

$$len = \sum_{i=1}^{t} \left(\frac{5 * (D - 2 * (i - 1) * VNS)}{1 + \sqrt{2}} + \frac{(D - (2 * i - 1) * VNS)}{1 + \sqrt{2}} + 2 * \frac{(D - 2 * (i) * VNS)}{1 + \sqrt{2}} + VNS \right) + \\ + (-Q_{-}0 * 0.5 + Q_{-}25 * 1.5 + Q_{-}5 * 3.5 + Q_{-}75 * 5.5) * \frac{D - 2 * t (VNS)}{1 + \sqrt{2}} + 0.5 * \frac{D}{1 + \sqrt{2}} = \\ \frac{t (8 D + (4 + \sqrt{2} - 8 t) VNS)}{1 + \sqrt{2}} + (-Q_{-}0 * 0.5 + Q_{-}25 * 1.5 + Q_{-}5 * 3.5 + Q_{-}75 * 5.5) * \frac{D - 2 * t (VNS)}{1 + \sqrt{2}} + 0.5 * \frac{D}{1 + \sqrt{2}} =$$

Όπου το t είναι ο ακέραιος αριθμός turns και τα Q_0 , Q_{25} , Q_5 και Q_{75} είναι αρχικά μηδέν και εν συνεχεία γίνονται 1 εάν η αφαίρεση turns – t είναι ίση με 0 ή 0.25 ή 0.75 αντίστοιχα.

Στο τρίτο μέρος πραγματοποιείται η «τοποθέτηση» των στοιχείων στο subcircuit το οποίο αποτελεί το μοντέλο του inductor. Η τοποθέτηση πραγματοποιείται με την χρήση των pins του inductor (PLUS, MINUS, GND) ως τερματικά σημεία και των εικονικών pins για την «εσωτερική» τοποθέτηση των στοιχείων. Ένα παράδειγμα παρατίθεται στην εικόνα. Τα n1, n2 και n3 είναι τα εικονικά pins. Ο κώδικας του φαίνεται παρακάτω.



Εικόνα 4.31

- R : R1 PLUS n1 R = R
- L : L1 n1 MINUS L = Ls
- C : C1 PLUS n2 C = Cox11
- C : C3 n2 GND C = Csi11
- **R** : **R2** n2 GND **R** = Rsi11
- C : C2 MINUS n3 C = Cox22
- C : C4 n3 GND C = Csi22
- **R** : **R3** n3 GND **R** = **Rsi22**

ΚΕΦΑΛΑΙΟ 5 – Μετρήσεις και Αποτελέσματα

5.1 Εισαγωγή

Στο παρόν κεφάλαιο αρχικά δίνεται ο ορισμός των S-Parameters και του Quality Factor. Στην συνέχεια παρατίθενται μετρήσεις και συγκρίσεις ως προς την inductance και το Quality factor διαφορετικών layouts. Τέλος πραγματοποιείται σύγκριση μεταξύ των αποτελεσμάτων του layout και του μοντέλου και επισημαίνονται κάποιες βελτιώσεις που πραγματοποιούνται.

5.2 S-parameters

5.2.1 Εισαγωγή

Παρακάτω παρατίθενται ο ορισμός και ο τρόπος υπολογισμού των Sparameters και του Quality factor, σύμφωνα με το [13].

5.2.2 Ορισμός S-parameters

Οι S-Parameters (Scattered Parameters) ανήκουν στην ομάδα των 2-port παραμέτρων. Όπως οι Υ ή Ζ παράμετροι, οι S parameters περιγράφουν πλήρως την απόδοση ενός 2-port. Σε αντίθεση με τις Υ και Ζ παραμέτρους, οι S parameters σχετίζονται με τα κύματα τα οποία διαδίδονται ή ανακλώνται όταν ένα δίκτυο εισάγεται σε μία transmission line με χαρακτηριστική impedance Z_L.

Οι S parameters είναι σημαντικές για το microwave design καθώς είναι ευκολότερο να μετρηθούν. Επίσης είναι απλές, αναλύονται εύκολα και μπορούν να αποδώσουν λεπτομερή επίγνωση μιας μέτρησης ή ενός modeling προβλήματος. Ισχύει ότι :

 $\begin{pmatrix} \begin{vmatrix} b & 1 \end{vmatrix}^2 \\ \begin{vmatrix} b & 2 \end{vmatrix}^2 = \begin{pmatrix} \left| \underline{S} & 11 \right|^2 \left| \underline{S}_{12} \right|^2 \\ \left| \underline{S} & 21 \right|^2 \left| \underline{S}_{22} \right|^2 \end{pmatrix} * \begin{pmatrix} \begin{vmatrix} a & 1 \end{vmatrix}^2 \\ \begin{vmatrix} a & 2 \end{vmatrix}^2$

Όπου :

 $|a|^2$: είναι το κύμα που ταξιδεύει από το ένα port στο άλλο

 $\left|b\right|^{2}$: είναι το κύμα που ανακλάται από το port

 $\left|S_{11}\right|^2$: είναι η ισχύς που ανακλάται από το P1

 $|S_{12}|^2$: είναι η ισχύς που μεταδίδεται από το P1 σε P2

 $\left|S_{21}\right|^2$: είναι η ισχύς που μεταδίδεται από το P2 σε P1

 $\left|S_{22}\right|^2$: είναι η ισχύς που ανακλάται από το P2

Ακολουθεί το σχήμα που φαίνονται τα παραπάνω.



Εικόνα 5.32

Η μετάβαση από ισχύ σε τάση πραγματοποιείται εύκολα. Αρχικά έχουμε : $|\alpha_i|^2 = P = V*I. \Sigma την συνέχεια γίνεται κανονικοποίηση ως προς Ζο Οπότε και προκύπτει |\alpha_i|^2 = \frac{V*V}{Zo} \Leftrightarrow a_i = \frac{V}{\sqrt{Zo}}. Από τα παραπάνω προκύπτει ότι :$ $<math display="block">a_i = \frac{Vtowards_twoport}{\sqrt{Z_0}} (1) και b_i = \frac{Vaway_from_twoport}{\sqrt{Z_0}} (2).$

Βάσει του παρακάτω signal flow chart και των τύπων (1) και (2) υπολογίζονται οι S parameters συναρτήσει των τάσεων.



Εικόνα 5.33



$$\frac{S_{21}}{S_{21}} = \frac{\underline{b2}}{\underline{a1}} = \frac{\underbrace{VoutofP2}}{VtowardsP1} / \alpha 2 = 0$$
$$\frac{S_{22}}{\underline{s1}} = \frac{\underline{b2}}{\underline{a1}} = \frac{\underbrace{VreflectedP2}}{VtowardsP2} / \alpha 1 = 0$$

5.2.3 Ορισμός Quality Factor

Σύμφωνα με το [14], ως Quality Factor (Q) ορίζεται το κλάσμα της μέγιστης ενέργειας που αποθηκεύεται ανά κύκλο διαιρούμενη με την μέση ενέργεια ανά κύκλο που χάνεται λόγω των resistive losses.Η πραγματική τιμή του Q υπολογίζεται με δυσκολία λόγω των πολλών αλληλεπιδράσεων και φαινόμενων που προκαλούνται στο πηνίο. Ο συμβατικός τρόπος για τον υπολογισμό του Q είναι: $Q = -\frac{imag(Y(1,1))}{real(Y(1,1))}$ (4). Ένας άλλος τρόπος προσέγγισης, σύμφωνα με το [13], είναι η

μετατροπή των 2-ports παραμέτρων σε single port παραμέτρους με τον τύπο:

$$Sp1 = S_{11} - \frac{S_{12} * S_{21}}{1 + S_{22}} (5)$$

Εν συνεχεία υπολογίζεται το Zp1 από τον τύπο:

$$Zp1 = Z_0 * \frac{1 + Sp1}{1 - Sp1}.$$

Οπότε και ο Quality factor υπολογίζεται από τον τύπο :

$$Qp1 = \frac{imag(Zp1)}{real(Zp1)}(6).$$

Θα χρησιμοποιηθεί ο τύπος (6) για τον υπολογισμό του Q. Ενώ για τον υπολογισμό

του L χρησιμοποιείται ο τύπος
$$L = \frac{imag(Zpl)}{2*pi*freq}$$
 (7)

5.3 Μετρήσεις και Συγκρίσεις

5.3.1 Εισαγωγή

Παρακάτω παρατίθενται οι αλλαγές που πραγματοποιούνται στην συμπεριφορά του inductor όταν αλλάζει το πλάτος, το outer dimension και τα turns του inductor. Το εύρος συχνοτήτων που θα γίνουν οι συγκρίσεις είναι από 0.5 εώς 20 GHz με βήμα 0.5 GHz.

5.3.2 Πηνία με διαφορετικά πλάτη

Παρακάτω συγκρίνονται 3 πηνία με dout = 300um , s = 5um και n = 3.5 και με πλάτη w1 = 15um (I1), w2 = 20um (I2)και w3=25um (I3).



Εικόνα 5.34

Οι 2-port S parameters μετατρέπονται σε 1-port κάνοντας χρήση του τύπου (5). Το smith chart των S-parameters φαίνεται παρακάτω.



Εικόνα 5.35



Κάνοντας χρήση των τύπων (6) και (7) προκύπτουν οι παρακάτω γραφικές.

σχήμα 5.1





Παρατηρείται ότι για όσο αυξάνεται το w, μειώνεται η peak inductance και το peak Q. Όσο αυξάνεται το w, η τιμή της inductance παραμένει σχετικά σταθερή για μεγαλύτερο εύρος συχνοτήτων.

5.3.3 Πηνία με διαφορετικά n

Παρακάτω συγκρίνονται 3 πηνία με dout = 220um , s = 5um και w = 10um και με turns n1 = 2 (I1), n2 = 4 (I2)και n3=6(I3).



Οι 2-port S parameters μετατρέπονται σε 1-port κάνοντας χρήση του τύπου (5). Το smith chart των S-parameters φαίνεται παρακάτω.



Εικόνα 5.37

Κάνοντας χρήση των τύπων (6) και (7) προκύπτουν οι παρακάτω γραφικές.









Παρατηρείται ότι όσο αυξάνονται τα turns τόσο αυξάνεται και το εύρος συχνοτήτων στο οποίο το Q παραμένει σχετικά σταθερό. Επίσης σημειώνεται ότι όσο αυξάνονται τα turns , διατηρείται η inductance σταθερή για όλο και μεγαλύτερο εύρος συχνοτήτων. Το πηνίο I3 δεν έχει την συμπεριφορά που ίσως να αναμενόταν καθώς το din στο I3 είναι πολύ μικρό γεγονός που σημαίνει ότι οι interactions μεταξύ των πλευρών του πηνίου αυξάνονται δραματικά.

5.3.4 Πηνία με διαφορετικά dout

Παρακάτω συγκρίνονται 3 πηνία με w = 5um , s = 5um και n = 3.5 και με turns dout1 = 100um (I1), dout2 = 200um (I2)και dout3 = 300um(I3).



Εικόνα 5.38

Οι 2-port S parameters μετατρέπονται σε 1-port κάνοντας χρήση του τύπου (5). Το smith chart των S-parameters φαίνεται παρακάτω.



Εικόνα 5. 39
Κάνοντας χρήση των τύπων (6) και (7) προκύπτουν οι παρακάτω γραφικές.









Επισημαίνεται ότι με την αύξηση του dout, αυξάνεται το Q και το inductance διατηρείται σταθερό για μεγαλύτερο εύρος τιμών.

5.4 Αξιολόγηση και βελτίωση των μοντέλων

5.4.1 Εισαγωγή

Στη παράγραφο αυτή , παρατίθενται οι μετρήσεις που έγιναν στα πηνία και στα αντίστοιχα μοντέλα. Στην συνέχεια υπολογίζονται τα σφάλματα εκτιμώνται τα αποτελέσματα και πραγματοποιούνται οι αντίστοιχες βελτιώσεις.

5.4.2 Σύγκριση μετρήσεων και βελτιώσεις

Το πηνίο του layout που χρησιμοποιείται έχει διαστάσεις:

D = 220um

W = 5um

S=5um

N=4

To Lp1 kai Qp1 είναι η inductance kai o quality factor του layout του πηνίου. Ta Lp2 kai Qp2 είναι η inductance kai o quality factor του μοντέλου single Π . Ta Lp3 kai Qp3 είναι η inductance kai o quality factor του μοντέλου Scalable 2- Π . Ta Lp4 kai Qp4 είναι η inductance kai o quality factor του μοντέλου Scalable 1- Π .

To conventional Π model όπως φαίνεται παρακάτω παρουσιάζει την μεγαλύτερη απόκλιση από τα άλλα 2 μοντέλα.

Το σφάλμα υπολογίζεται από τον τύπο:

$$ErrL_{i-1} = \left|\frac{Lp1 - Lpi}{Lp1}\right| * 100\%$$
$$ErrQ_{i-1} = \left|\frac{Qp1 - Qpi}{Qp1}\right| * 100\%$$



σχήμα 5.7



σχήμα 5.8



σχήμα 5.9

Από το σχήμα 5.9 προκύπτει ότι την καλύτερη απόδοση έχει το scalable 2Π.

Για να βελτιωθεί το μοντέλο γίνεται η παραδοχή ότι το ηλεκτρικό πεδίο **δεν** κατανέμεται ομοιόμορφα στο substrate. Μετά από πειραματισμούς, προκύπτει ότι το $Wox = w^*(2 + \frac{w}{tox})$ και το $Wsi = Wox^*(4 + \frac{Wox}{tsi})$. Η βελτίωση των τιμών των ErrL11(σφάλμα για του μοντέλου scalable 2Π) και ErrL22(σφάλμα για του μοντέλου scalable 1Π) φαίνεται στις παρακάτω γραφικές παραστάσεις.

76



σχήμα 5.10



σχήμα 3.11

Το smith chart μπορεί να δώσει πολύ ενδιαφέρουσες πληροφορίες οι οποίες αν αξιοποιηθούν, μπορεί να βελτιωθεί το error. Από το παρακάτω Smith Chart προκύπτει ότι μπορεί να βελτιωθεί περαιτέρω το single Π model. Παρατηρείται ότι οι S-parameters του μοντέλου είναι διασκορπισμένες στην συχνότητα γεγονός το οποίο σημαίνει ότι πρέπει κάποια χωρητικότητα να μειωθεί. Μειώνοντας την τιμή του Coox κατά 40% προκύπτει το σχήμα 5.10.



...





Εικόνα 5.41

Οπότε και προκύπτουν οι παρακάτω γραφικές :



Εικόνα 5.42

Οι γραφικές των σφαλμάτων φαίνονται παρακάτω:





Παρατηρείται ότι το error μειώνεται σημαντικά. Αντικαθιστώντας την τιμή του Rdc με Rdc*2.5 τότε προκύπτει :



Εικόνα 5.44

Και το σφάλμα που προκύπτει είναι :





Το Error είναι πλέον κάτω από το 40% γεγονός το οποίο μας οδηγεί στο να πούμε ότι το σφάλμα είναι αυτό είναι σχετικά αποδεκτό. Υπολογίζοντας το σφάλμα των S παραμέτρων παρατηρούμε ότι είναι αρκετά ικανοποιητικό. Αυτό φαίνεται παρακάτω.



freq	1 - Sp13) / real(Sp11))	Sp13) / imag(Sp11))
freq 500.0 MHz 1.500 GHz 2.500 GHz 3.000 GHz 3.500 GHz 3.500 GHz 4.000 GHz 4.000 GHz 5.500 GHz 5.500 GHz 5.500 GHz 7.000 GHz 7.000 GHz 8.500 GHz 9.000 GHz 9.000 GHz 10.50 GHz 11.50 GHz 11.50 GHz 12.00 GHz	1 - Sp13) / real(Sp11)) 0.099 0.164 0.309 0.623 1.828 3.206 0.473 0.304 0.209 0.146 0.103 0.071 0.047 0.030 0.014 0.030 0.014 0.030 0.014 0.030 0.015 0.015 0.016	Sp13) / imag(Sp11)) 0.140 0.137 0.100 0.068 0.022 0.019 0.053 0.080 0.010 0.114 0.123 0.127 0.126 0.121 0.121 0.078 0.078 0.053 0.080 0.100 0.114 0.123 0.127 0.126 0.121 0.126 0.121 0.126 0.121 0.126 0.121 0.126 0.121 0.126 0.121 0.126 0.121 0.126 0.121 0.126 0.121 0.126 0.121 0.126 0.121 0.126 0.121 0.126 0.121 0.126 0.121 0.126 0.121 0.126 0.127 0.126 0.126 0.127 0.126 0.127 0.126 0.078 0.078 0.078 0.078 0.078 0.078 0.078 0.078 0.078 0.078 0.078 0.078 0.078 0.079 0.126 0.126 0.127 0.126 0.127 0.126 0.127 0.126 0.127 0.126 0.078 0.078 0.078 0.078 0.078 0.079 0.126 0.127 0.126 0.078 0.059 0.078 0.059 0.0
10.50 GHz 11.00 GHz 11.50 GHz 12.00 GHz 12.50 GHz 13.00 GHz	0.013 0.015 0.016 0.016 0.016	0.135 0.297 0.683 3.012 2.298 0.994
12.50 GH2 13.00 GHz 13.50 GHz 14.00 GHz 14.50 GHz 15.00 GHz 15.00 GHz	0.015 0.015 0.014 0.013 0.011 0.010 0.008	2.290 0.994 0.683 0.540 0.455 0.396 0.352
16.00 GHz 16.50 GHz 17.00 GHz	0.006 0.005 0.003	0.317 0.288 0.262

Εικόνα 2.46

Το γράφημα που παρουσιάζεται παραπάνω είναι το σφάλμα που προκύπτει σε κάθε τιμή της συχνότητας στις τιμές των S parameters.

Από τα παραπάνω προκύπτει ότι το μοντέλο αποτυγχάνει να προβλέψει επιτυχώς την συμπεριφορά του πηνίου. Ένα n – Ladder circuit του πηνίου θα μπορούσε να προσομοιώσει την συμπεριφορά του layout πηνίου. Η υλοποίηση του δεν είναι δυνατή καθώς η γλώσσα που χρησιμοποιείται δεν επιτρέπει δυναμικό προγραμματισμό.

Επίλογος

Με την υλοποίηση του πηνίου στο ADS δίνεται η δυνατότητα στον χρήστη για περαιτέρω επέκταση της παρούσας βιβλιοθήκης και την σχεδίαση πολύπλοκων components, όπως διαφορικών πηνίων και μετασχηματιστών. Η εμπειρία που αποκτήθηκε κατά την υλοποίηση του design kit και των μοντέλων βοηθά στην καλύτερη κατανόηση των φαινόμενων που επηρεάζουν την απόδοση του layout. Το γεγονός αυτό οδηγεί τον χρηστή στην καλύτερη σχεδίαση του layout.

Βιβλιογραφία

Βιβλιογραφία

[1]ΗΛΕΚΤΡΟΜΑΓΝΗΤΙΣΜΟΣ , John Kraus , Εκδόσεις Α. Τζιόλα co. 1993

[2] "Physical Modeling of Spiral Inductors on Silicon", C. Patrick Yue and Simon Wong, *IEEE TRANSACTIONS ON ELECTRON DEVICES*, Vol. 34, NO. 3, March 2000

[3]"Simple Accurate Expressions for Planar Spiral Inductances", Sunderarajan S. Mohan, Maria del Mar Hershenson, Stephen P. Boyd, and Thomas H. Lee, *IEEE JOURNAL OF SOLID-STATE CIRCUITS, VOL. 34, NO. 10, October 1999*

[4]"A physical model for planar spiral inductors on Silicon", C. Patrick Yue, Changsup Ryu, Jack Lau*, Thomas H. Lee, and S. Simon Wong , http://holst.stanford.edu/~CPYue

[5]"Passive components in CMOS RF IC", Jan Hvolgaard Mikkelsen, *Radio* Frequency Integrated Systems and Circuits Division Aalborg University, September 2005

[6] "Advances in Active and Passive Device Modeling for High Frequency IC Design", David Vye

[7]"Design and Optimization of a 10 nH Square-Spiral Inductor for Si RF Ics ",Tuan Huu Bui , *thesis*, 10/27/1999

[8]"A Simple and Scalable Model for Spiral Inductors on Silicon", C. B. Sia, K. S. Yeo, W. L. Goh, T. N. Swe, J. G. Ma, M. A. Do, J. S. Lin and L. Chan, *Modeling and Simulation of Microsystems 2001*

 [9] "Frequency – Independent Equivalent – Circuit Model for On-Chip Spiral Inductors ", Yu Cao ,Robert A. Groves , Xuejue Huang , Tsu – Jae King , Chemin Hu , I EEE Journal OF SOLID-STATE CIRCUITS , Vol 38 , No.3 March 2003 [10]"A Simple Wide Band On-Chip Inductor Model for Silicon-Based RF IC's", Joonho Gil and Hyungcheol Shin, *IEEE TRANSACTIONS ON MICROWAVE THEORY AND TECHNIQUES*, vol. 51, No 9, September 2003

[11] "Silicon Substrate coupling noise modeling, analysis and experimental verification for mixed signal integrated circuit design ", W. Jin, Y. Eo, J.I. Shim, W. R. Eisenstadt, M.Y. Park and H. K. Yu, *IEEE MMT –S, 2001*

[12] "Electromagnetic Coupling Effects in RFCMOS circuits", A.Adan, M. Fukumi,
K. Higashi, T. Suyama, M. Miyamoto and M. Hayashi, in *IEEE Radio Frequency Integrated circuits Symp.*, 2001

[13] "Basics of S-Parameters", Franz Sischka

[14] "Bicmos 7WL Model Reference Guide", IBM

[15] "Accurate Modeling of Spiral For Wireless RF IC Designs", Jan Van Hese, Agilent Technologies

[16] "S – PARAMETERS TECHNIQUES", HP, <u>http://www.hp.com/go/tmappnotes</u>

[17] "An Efficient and Accurate Model for RF/Microwave Spiral Inductors Using Microstrip Lines Theory", Nasser Masoumi, Safieddin Safavi-Naeiniy, and Mohamed I. ElmasryVLSI Research Group, University of Waterloo, Waterloo, Canada, N2L 3G1 Center for Wireless Communications, University of Waterloo

[18] "Compact Modeling of High Frequency Phenomena for On-Chip Spiral Inductors", Niranjan Talwalkar, C. Patrick Yue, S. Simon Wong

[19] "APPROXIMATE ANALYTICAL MODELING OF CURRENT CROWDING EFFECTS IN MULTI-TURN SPIRAL INDUCTORS" William **B.** Kuhn , Noureddin M. Ibrahim [20] "Accurate Modeling of Spiral Inductors on Silicon FromWithin Cadence Virtuoso using Planar EM Simulation", Agilent *EEsof RFIC Seminar Spring 2004*

[21] "Accurate Subcircuit Model of an On-Chip Inductor with a New Substrate Network", Minoru Fujishima and Jun Kino , 2004 Symposium on VLSI Circuits Digest of Technical Papers