Αναζήτηση

Πλοήγηση

• Κοινότητες
• Συγγραφείς
• Έτος
• Τίτλοι
• Θέματα

Ο Χώρος μου

• Είσοδος

Μείωση γνωρισμάτων για υλοποίηση σε αναδιατασσόμενο υλικό ταξινομητών μάθησης

Vogiatzis Konstantinos

Πλήρης Εγγραφή

---

Περίληψη

Τα τελευταία χρόνια τα σύνολα δεδομένων έχουν αυξηθεί ραγδαία σε μέγεθος,κυρίως επειδή συλλέγονται μαζικά από πολυάριθμες συσκεύες για τους καταναλω-τές στο διαδίκτυο των πραγμάτων ή υπηρεσιών, όπως κινητές συσκευές, αρχείακαταγραφής λογισμικού, κάμερες, ασύρματα δίκτυα αισθητήρων, κ.λπ. Ετερογε-νές υλικό, όπως η αναδιατασσόμενη λογική (Field Programmable Gate Arrays -FPGA) , φαίνεται να είναι μια πολλά υποσχόμενη εναλλακτική από άποψη επιτάχυν-σης, ακόμη και από επεξεργαστή γραφικών Graphics Processing Unit (GPU), σεπολύπλοκα προβλήματα μηχανικής μάθησης. ΄Ομως εξακολουθούν να υποφέρουναπό χαμηλούς πόρους μνήμης στο ολοκληρωμένο κύκλωμα, καθιστώντας δύσκολητην κλιμάκωση σε εργασίες υψηλής διάστασης, καθώς το ινπυτ/ουτπυτ (Ι/Ο) μπο-ρεί μπορεί να κυριαρχεί στη συνολική καθυστέρηση. Λόγω τέτοιων περιορισμών,οι FPGAs επί του παρόντος χρησιμοποιούνται κυρίως για την εξαγωγή συμπε-ρασμάτων και όχι για την διαδικασία εκπαίδευσης, καθώς συνήθως αυτή απαιτείλιγότερους πόρους μνήμης. Στην παρούσα διπλωματική εργασία προτείνουμε έναγενικό σχήμα μείωσης διαστάσεων για ταξινομητές εκμάθησης που λειτουργούνμε διπλό ρόλο ως επιταχυντές τόσο εκπαίδευσης όσο και συμπερασμάτων, καιθα μπορούσαν να εφαρμοστούν σε συσκευές υλικού με λίγους πόρους, όπως οιFPGAs. Τα αποτελέσματα της παρούσας διπλωματικής εργασίας καταδεικνύουνεντυπωσιακές βελτιώσεις, με τη χρήση μνήμης στο ολοκληρωμένο κύκλωμα κατάτη διάρκεια της εκμάθησης, μειωμένη κατά 10× έως 32× για διαδικτυακή και μαζι-κή εκμάθηση, με περίπου 5% απώλεια σε ακρίβεια. Υλοποιούμε μια αρχιτεκτονικήυλικού με διοχέτευση pipelining χρησιμοποιώντας έναν ταξινομητή εκμάθησηςσε συνδυασμό με ένα σχήμα μείωσης διαστάσεων που εφαρμόζει δύο διαφορετικέςμεθόδους: πυρήνα κατακερματισμού και αραιή τυχαία προβολή.

Διαθέσιμα αρχεία

Υπηρεσίες