Institutional Repository
Technical University of Crete
Technical University of Crete
EN
|
EL
| URI | http://purl.tuc.gr/dl/dias/0A5D3F4B-33BA-41B7-9AA1-0D7E4EBD1425 | - |
| Identifier | https://doi.org/10.26233/heallink.tuc.100470 | - |
| Language | en | - |
| Extent | 1.5 megabytes | en |
| Extent | 77 pages | en |
| Title | Using dynamic partial reconfiguration as a security mechanism against cache based side channel attacks | en |
| Title | Χρήση δυναμικής μερικής αναδιαμόρφωσης ως μηχανισμός σσφαλείας απέναντι σε επιθέσεις πλευρικών καναλιών που στοχεύουν την κρυφή μνήμη | el |
| Creator | Skyvalos Alexandros | en |
| Creator | Σκυβαλος Αλεξανδρος | el |
| Contributor [Thesis Supervisor] | Ioannidis Sotirios | en |
| Contributor [Thesis Supervisor] | Ιωαννιδης Σωτηριος | el |
| Contributor [Committee Member] | Dollas Apostolos | en |
| Contributor [Committee Member] | Δολλας Αποστολος | el |
| Contributor [Committee Member] | Koutroulis Eftychios | en |
| Contributor [Committee Member] | Κουτρουλης Ευτυχιος | el |
| Publisher | Πολυτεχνείο Κρήτης | el |
| Publisher | Technical University of Crete | en |
| Academic Unit | Technical University of Crete::School of Electrical and Computer Engineering | en |
| Academic Unit | Πολυτεχνείο Κρήτης::Σχολή Ηλεκτρολόγων Μηχανικών και Μηχανικών Υπολογιστών | el |
| Content Summary | Side Channel Attacks pose a significant threat to modern processors, since they are able to steal information by observing the normal operation of the system. Cache based SCAs are especially dangerous as they can extract vital information by simply monitoring the state of the processor’s cache, while simultaneously being used in a plethora of other well-known attacks, such as Spectre and Meltdown. Many defenses have been proposed towards the mitigation of these attacks, however they all come at a cost in either complexity, performance or resource usage. In this thesis we propose an effective solution, that is able to successfully detect and mitigate cache-based SCAs at the hardware level, without introducing performance penalties and any significant area overheads. Our solution leverages the dynamic partial reconfiguration feature of modern FPGAs to introduce a reconfigurable cache. We implement this scheme on an open source RISC-V processor (CVA6), which we modified to support multiple cache configurations that can be swapped during run-time. The cache reconfiguration is handled at the hardware level and does not interrupt the system’s normal operations, making it completely transparent to the software components running on top of the processor. We are able to detect impending attacks by monitoring accesses to timing resources, at which point we switch the cache configuration. We are able to show that by reconfiguring the cache targeted by these attacks we can successfully prevent them from extracting information. Our solution doesn’t impact the processor’s performance and requires minimal additional resources to implement, making it a viable defense against these types of attacks. | en |
| Content Summary | Οι επιθέσεις πλευρικών καναλιών αποτελούν σημαντική απειλή στους σύγχρονους υπολογιστές, καθώς είναι σε θέση να υποκλέψουν πληροφορίες παρατηρώντας την κανονική λειτουργία του συστήματος. Οι επιθέσεις που στοχεύουν την κρυφή μνήμη είναι ιδιαίτερα επικίνδυνες καθώς μπορούν να εξαγάγουν ζωτικές πληροφορίες παρακολουθώντας την κατάσταση της κρυφής μνήμης του επεξεργαστή, ενώ ταυτόχρονα χρησιμοποιούνται σε μια πληθώρα άλλων γνωστών επιθέσεων, όπως το Spectre και το Meltdown. ΄Εχουν προταθεί πολλές άμυνες για τον μετριασμό αυτών των επιθέσεων, ωστόσο όλες εισάγουν κόστος είτε σε πολυπλοκότητα, απόδοση ή χρήση πόρων. Σε αυτή τη διπλωματική εργασία προτείνουμε μια αποτελεσματική λύση, η οποία είναι σε θέση να ανιχνεύει και να μετριάζει τέτοιου είδους επιθέσεις, χωρίς να επιβαρυνει την απόδοση του συστήματος. Η λύση μας εκμεταλλεύεται τη δυνατότητα δυναμικής μερικής αναδιαμόρφωσης των σύγχρονων FPGA για να εισάγει μια επαναδιαμορφώσιμη κρυφή μνήμη. Το εφαρμόζουμε σε έναν επεξεργαστή ανοιχτού κώδικα RISC-V (CVA6), τον οποίο τροποποιήσαμε για να υποστηρίζει πολλαπλές διαμορφώσεις κρυφής μνήμης που μπορούν να εναλλάσσονται κατά το χρόνο εκτέλεσης. Η αναδιαμόρφωση της κρυφής μνήμης γίνεται σε επίπεδο υλικού και δεν διακόπτει την ομαλή λειτουργία του συστήματος, καθιστώντας το διαφανές προς το τρέχων λογισμικο. Είμαστε σε θέση να ανιχνεύσουμε επικείμενες επιθέσεις παρακολουθώντας τις προσβάσεις σε πόρους χρονισμού, οπότε αλλάζουμε τη διαμόρφωση της κρυφής μνήμης. Αποδεικνύουμε ότι με την αναδιαμόρφωση της κρυφης μνήμης που στοχεύουν αυτές οι επιθέσεις μπορούμε να αποτρέψουμε την εξαγωγή πληροφοριών. Η λύση μας δεν επηρεάζει την απόδοση του επεξεργαστή και απαιτεί ελάχιστους πρόσθετους πόρους για να υλοποιηθεί, καθιστώντας την μια βιώσιμη άμυνα έναντι αυτών των τύπων επιθέσεων. | el |
| Type of Item | Διπλωματική Εργασία | el |
| Type of Item | Diploma Work | en |
| License | http://creativecommons.org/licenses/by/4.0/ | en |
| Date of Item | 2024-07-25 | - |
| Date of Publication | 2024 | - |
| Subject | Side channel attacks | en |
| Subject | Hardware security | en |
| Subject | RISC-V processor | en |
| Subject | FPGA | en |
| Subject | Partial reconfiguration | en |
| Bibliographic Citation | Alexandros Skyvalos, "Using dynamic partial reconfiguration as a security mechanism against cache based side channel attacks", Diploma Work, School of Electrical and Computer Engineering, Technical University of Crete, Chania, Greece, 2024 | en |
| Bibliographic Citation | Αλέξανδρος Σκύβαλος, "Χρήση δυναμικής μερικής αναδιαμόρφωσης ως μηχανισμός ασφαλείας απέναντι σε επιθέσεις πλευρικών καναλιών που στοχεύουν την κρυφή μνήμη", Διπλωματική Εργασία, Σχολή Ηλεκτρολόγων Μηχανικών και Μηχανικών Υπολογιστών, Πολυτεχνείο Κρήτης, Χανιά, Ελλάς, 2024 | el |
Copyright © DIAS 2013
