Αναζήτηση

Πλοήγηση

• Κοινότητες
• Συγγραφείς
• Έτος
• Τίτλοι
• Θέματα

Ο Χώρος μου

• Είσοδος

Σχολή Ηλεκτρολόγων Μηχανικών και Μηχανικών Υπολογιστών

Μπορείτε να πλοηγηθείτε στις συλλογές/υπο-κοινότητες της κοινότητας ή μπορείτε να χρησιμοποιήσετε την υπηρεσία αναζήτησης

Υπο-κοινότητες

Συλλογές

Εργαστήριο Αυτοματισμού Εργαστήριο Διανεμημένων Πληροφοριακών Συστημάτων και Εφαρμογών Εργαστήριο Ηλεκτρονικής Εργαστήριο Κυκλωμάτων, Αισθητήρων και Ανανεώσιμων Πηγών Ενέργειας Εργαστήριο Μικροεπεξεργαστών και Υλικού Εργαστήριο Πληροφορίας και Δικτύων Εργαστήριο Προγραμματισμού και Τεχνολογίας Ευφυών Υπολογιστικών Συστημάτων Εργαστήριο Συστημάτων Ηλεκτρικής Ενέργειας Εργαστήριο Τεχνολογίας Συστημάτων Λογισμικού και Δικτυακών Εφαρμογών Εργαστήριο Τηλεπικοινωνιών Εργαστήριο Ψηφιακής Επεξεργασίας Σημάτων και Εικόνας

Άλλα Τεκμήρια Βιβλία και Κεφάλαια Βιβλίων Δημοσιεύσεις σε Περιοδικά Δημοσιεύσεις σε Συνέδρια Διδακτορικές Διατριβές Διπλωματικές Εργασίες Εκπαιδευτικό Υλικό Επιστημονικά & Πειραματικά Δεδομένα Μεταπτυχιακές Διατριβές

Τελευταίες Υποβολές

	1966-1980 από 4334 αποτελέσματα
1966	I. Mavroidis, D. Mavroidis, I. Papaefstathiou, "Accelerating Emulation and Providing Full Chip Observability and Controllability," IEEE Design and Test, vol. 26, no. 6, pp. 84-94, Nov./Dec. 2009. doi: 10.1109/MDT.2009.136	2015-11-16
1967	G. Mplemenos, K. Papadopoulos, I. Papaefstathiou, "Using Reconfigurable Hardware Devices in WSNs for Reducing the Energy Consumption of Routing and Security Tasks," in IEEE Global Telecommunications Conference, 2010, pp. 1-5. doi: 10.1109/GLOCOM.2010.5683605	2015-11-16
1968	D. Simos, I. Papaefstathiou, M. Katevenis, "Towards Fabric-On-a-chip(FoC) : A 400Gbps 32×32 Variable-Packet-Size Buffered Crossbar (CICQ) Single-Chip Switch Core," IEEE Design and Test, to be published.	2015-11-16
1969	I. Papaefstathiou, C. Manifavas. (2014). Evaluation of Micropayment Transaction Cost. Journal of Electronic Commerce Research.[Online]. Available: http://web.csulb.edu/journals/jecr/issues/20042/Paper3.pdf	2015-11-16
1970	I. Papaefstathiou, A. Nikologiannis, B. Doshi, E. Grosse. (2004,Sept/Oct). Network Processors for Future High-End Systems and Applications. IEEE Micro. [Online]. Available: https://www.computer.org/csdl/mags/mi/2004/05/m5007.pdf	2015-11-16
1971	I. Papaefstathiou, S. Perissakis, T. Orphanoudakis, N. Nikolaou, G. Kornaros, D. Pnevmatikatos, G. Konstantoulakis, N. Zervos, "PR03: a hybrid NPU architecture," IEEE Micro, vol. 24, no. 5, pp. 20 - 33, March, 2004. doi: 10.1109/MM.2004.55	2015-11-16
1972	I. Papaefstathiou, K. Vlachos, V. Nikolaou, W. Lawrence, " Packet processing acceleration with a 3-stage re-configurable pipeline engine," IEEE Communications Letters, vol. 8, no. 3, Mar., 2004.	2015-11-16
1973	I. Papaefstathiou, " Low-level Hardware Compression for Multi-Gigabit Networks," Journal of Circuits, Systems and Computers, vol. 13, no. 6, pp. 1307-1319, Dec. 2004. doi: 10.1142/S0218126604001969	2015-11-16
1974	I. Papaefstathiou, "Titan II: an IPComp processor for 10Gbit/sec networks," IEEE Design and Test (DandT)., pp. 234 - 235, Nov. 2004. doi:10.1109/ISVLSI.2003.1183479	2015-11-16
1975	I. Papaefstathiou, V. Papaefstathiou, C. Sotiriou, "Elsevier Journal on Microprocessors and Microsystems," vol. 28, no. 10, pp. 561-571, Sept. 2013. doi:10.1016/j.micpro.2004.08.009	2015-11-16
1976	I. Papaefstathiou. (2000,May). A complete framework for on-line Compression of ATM streams. Presented at IEEE/IEE International Conference on Telecommunications 2000. [Online]. Available: http://citeseerx.ist.psu.edu/viewdoc/download?doi=10.1.1.20.344&rep=rep1&type=pdf	2015-11-16
1977	I. Papaefstathiou, "Accelerating ATM: on-line compression of ATM streams," in 18th IEEE International Performance, Computing, and Communications Conference, 1999, pp. 233 - 239. doi: 10.1109/PCCC.1999.749443	2015-11-16
1978	I. Papaefstathiou, "Compressing ATM streams on-line," in 1999 IEEE Data Compression Conference, 1999. doi: 10.1109/DCC.1999.785700	2015-11-16
1979	A. Brown, D. Chian, N. Mehta, I. Papaefstathiou, J. Simer, T. Blackwell, M. Smith, W. Yang. (1997,June). Using MML to Simulate Multiple Dual-Ported SRAMs: Parallel Routing Lookups in an ATM Switch Controller. Presented at Workshop on Mixing Logic and DRAM, International Symposium of Computer Architecture. [Online]. Available: http://www.126doc.com/p-4098460.html	2015-11-16
1980	I. Papaefstathiou, A. Brown, J. Simer, D. Sobel, J. Sutaria, Y. WangT. Blackwell, M. Smith, W. Yang, "An IRAM-based architecture for a single-chip ATM switch," in 6th IEEE International Conference on Electronics, Circuits and Systems, 1999, pp. 97 - 100. doi: 10.1109/ICECS.1999.812232	2015-11-16
Pages: |...127 |128 |129 |130 |131 | 132 |133 |134 |135 |136 |137 |...