Αναζήτηση

Πλοήγηση

• Κοινότητες
• Συγγραφείς
• Έτος
• Τίτλοι
• Θέματα

Ο Χώρος μου

• Είσοδος

Αποδοτική υποστήριξη μερικώς αναδιατασσόμενων επιταχυντών σε FPGA SoC για το λειτουργικό σύστημα GNU/Linux

Galanommatis Ioannis

Πλήρης Εγγραφή

---

Περίληψη

Σήμερα υπάρχει ένα αυξανόμενο ενδιαφέρον για την επιτάχυνση εξειδικευμένου υπολογισμού. Το ζήτημα προσεγγίζεται είτε με καινοτόμες αρχιτεκτονικές, προσαρμοσμένες στην επίλυση συγκεκριμένης κατηγορίας προβλημάτων, είτε με την χρήση επιταχυντών υλικού. Η δεύτερη κατηγορία αντιπροσωπεύεται κυρίως από τις FPGAs λόγω της ικανότητάς τους να αναπροσαρμόζονται και επαναχρησιμοποιούνται σε διαφορετικά υπολογιστικά προβλήματα. Η Μερική Αναδιάταξη επεκτείνει την ευελιξία των FPGA με το να επιτρέπει τον επαναπρογραμματισμό τμήματος του υλικού κατά τον χρόνο εκτέλεσης και χωρίς διακοπή της λειτουργίας του συστήματος. Αυτή η τεχνολογία καθιστά εφικτή την δημιουργία ενός συστήματος που θα προσφέρει πολλαπλούς ανεξάρτητους επιταχυντές υλικού, οι οποίοι θα μπορούν να φορτώνονται κατά βούληση ανάλογα με τις υπολογιστικές ανάγκες. Η παρούσα μεταπτυχιακή εργασία υλοποιεί ένα τέτοιο σύστημα χρησιμοποιώντας τα Zynq FPGA SoC της Xilinx. Η εργασία αποτελείται από τα εξής τέσσερα τμήματα: α) Υλοποιήση του συστήματος σε FPGA. β) Λογισμικό πυρήνα λειτουργικού συστήματος Linux για την διαχείριση του υλικού. γ) Βιβλιοθήκη συστήματος για εύκολη πρόσβση από εφαρμογές χρήστη. δ) Εφαρμογή επίδειξης με επιταχυντές που υλοποιούν ψηφιακή επεξεργασία εικόνας.Η υλοποίηση προσφέρει διαφάνεια μεταξύ συστήματος και χρήστη, εκμεταλλεύεται τις ευκαιρίες για παραλληλισμό στην πρόσβαση μνήμης και παρέχει ευελιξία στη δημιουργία διατάξεων επιταχυντών και διαμόρφωσης μνήμης.

Διαθέσιμα αρχεία

Υπηρεσίες