Ιδρυματικό Αποθετήριο
Πολυτεχνείο Κρήτης
EN  |  EL

Αναζήτηση

Πλοήγηση

Ο Χώρος μου

Σχεδίαση και υλοποίηση αρχιτεκτονικών υλικού για υπολογισμό τιμών χρηματοοικονομικών παραγώγων, σε αναδιατασσόμενη λογική

Miteloudi Konstantina

Απλή Εγγραφή


URIhttp://purl.tuc.gr/dl/dias/C833DBEB-4E83-41B0-911F-C65AB9E9B5B6-
Αναγνωριστικόhttps://doi.org/10.26233/heallink.tuc.83011-
Γλώσσαen-
Μέγεθος127 pagesen
ΤίτλοςDesign and implementation of hardware architectures for pricing financial derivatives on reconfigurable logicen
ΤίτλοςΣχεδίαση και υλοποίηση αρχιτεκτονικών υλικού για υπολογισμό τιμών χρηματοοικονομικών παραγώγων, σε αναδιατασσόμενη λογικήel
ΔημιουργόςMiteloudi Konstantinaen
ΔημιουργόςΜιτελουδη Κωνσταντιναel
Συντελεστής [Επιβλέπων Καθηγητής]Pnevmatikatos Dionysiosen
Συντελεστής [Επιβλέπων Καθηγητής]Πνευματικατος Διονυσιοςel
Συντελεστής [Μέλος Εξεταστικής Επιτροπής]Papaefstathiou Ioannisen
Συντελεστής [Μέλος Εξεταστικής Επιτροπής]Παπαευσταθιου Ιωαννηςel
Συντελεστής [Μέλος Εξεταστικής Επιτροπής]Dollas Apostolosen
Συντελεστής [Μέλος Εξεταστικής Επιτροπής]Δολλας Αποστολοςel
ΕκδότηςΠολυτεχνείο Κρήτηςel
ΕκδότηςTechnical University of Creteen
Ακαδημαϊκή ΜονάδαTechnical University of Crete::School of Electrical and Computer Engineeringen
Ακαδημαϊκή ΜονάδαΠολυτεχνείο Κρήτης::Σχολή Ηλεκτρολόγων Μηχανικών και Μηχανικών Υπολογιστώνel
ΠερίληψηOption pricing is a fundamental problem in financial sector. This work presents a hardware accelerator on FPGAs for Option Pricing using Crank-Nicolson Finite Difference scheme for solving the Black-Scholes PDE. A variant of Cyclic Reduction called normalized Cyclic Reduction algorithm is used as Tridiagonal Solver. The thesis contains all the theoretical background of option pricing models and finite difference schemes. A literature review had been carried out covering extensively all the FPGA based option pricing accelerators. The effort of this work was concentrated mainly to hardware low-level optimizations that were implemented to produce a parallel system that scale up efficiently. These optimizations, such as custom precision arithmetic, fused operators, pipelined designs etc., were on level of hardware design and had scope to produce a highly parallel hardware architecture. Three different hardware architectures for the main computation core were presented. First a naïve non-pipelined at 32bit precision, next a pipelined architecture using a custom 3 operand adder, also at 32bit precision and finally the proposed hardware architecture with a Fused Multiply Addition operator (FMA or fmadd). This architecture was implemented with 48bit precision, which was selected after taking into account error analysis with MPRF library and design decisions. The implementation was on a Xilinx FPGA device, Ultrascale xcvu9p, and achieved clock frequency 263MHZ.en
ΤύποςΜεταπτυχιακή Διατριβήel
ΤύποςMaster Thesisen
Άδεια Χρήσηςhttp://creativecommons.org/licenses/by-nc-sa/4.0/en
Ημερομηνία2019-09-03-
Ημερομηνία Δημοσίευσης2019-
Θεματική ΚατηγορίαTridiagonal solveren
Θεματική ΚατηγορίαOption pricingen
Θεματική ΚατηγορίαFPGAen
Θεματική ΚατηγορίαFloating-point custom precisionen
Θεματική ΚατηγορίαFinite differenceen
Θεματική ΚατηγορίαCyclic reductionen
Θεματική ΚατηγορίαCrank-Nicolsonen
Θεματική ΚατηγορίαBlack-Scholesen
Βιβλιογραφική ΑναφοράKonstantina Miteloudi, "Design and implementation of hardware architectures for pricing financial derivatives on reconfigurable logic", Master Thesis, School of Electrical and Computer Engineering, Technical University of Crete, Chania, Greece, 2019en
Βιβλιογραφική ΑναφοράΚωνσταντίνα Μιτελούδη, "Σχεδίαση και υλοποίηση αρχιτεκτονικών υλικού για υπολογισμό τιμών χρηματοοικονομικών παραγώγων, σε αναδιατασσόμενη λογική", Μεταπτυχιακή Διατριβή, Σχολή Ηλεκτρολόγων Μηχανικών και Μηχανικών Υπολογιστών, Πολυτεχνείο Κρήτης, Χανιά, Ελλάς, 2019el

Διαθέσιμα αρχεία

Υπηρεσίες

Στατιστικά