Search

Browse

• Communities
• Authors
• Year
• Titles
• Subjects

My Space

• Login

Acceleration of data compression for the phylogenetic likelihood function using FPGA technology

Koutroulakis Efstratios

Full record

---

Summary

Η ανάγκη του ανθρώπου να απαντήσει σε ερωτήματα για το πως κληρονομούνται τα διάφορα χαρακτηριστικά στους οργανισμούς, με ποιο τρόπο δημιουργείται η ποικιλομορφία που υπάρχει στη φύση, να ταξινομήσει τα διάφορα είδη με βάση κάποια κοινά χαρακτηριστικά κ.α. οδήγησαν στην ανάπτυξη του κλάδου της βιολογίας που ασχολείται με την εξέλιξη και τους μηχανισμούς της. Η μελέτη των μοριακών δεδομένων οδήγησε στην πιθανοτική εξέταση της εξέλιξης τους στο χρόνο όπως η μετάλλαξη κάποιας αλληλουχίαςDNAσε κάποια άλλη. Με αυτό το τρόπο παράγουμε υποθέσεις για τη πορεία της εξέλιξης των διαφορετικών οργανισμών με συγκεκριμένη πιθανότητα. Τα τελευταία χρόνια η εξέλιξη βιολογικών εργαστηριακών μεθόδων έχει οδηγήσει σε ραγδαία αύξηση των δεδομένων από μοριακές ακολουθίες. Το γεγονός αυτό αυξάνει τα διαθέσιμα δεδομένα που μπορούμε να επεξεργαστούμε για να βγάλουμε χρήσιμα συμπεράσματα. Ταυτόχρονα με τις δυνατότητες που ανοίγει η όλο και μεγαλύτερη συσσώρευση μοριακών δεδομένων δημιουργεί και μεγαλύτερες απαιτήσεις μνήμης για την επεξεργασία τους. Η εργασία εστιάζει στο πρόβλημα του μεγαλύτερου ρυθμού συσσώρευσης μοριακών δεδομένων προς επεξεργασία σε σχέση με το ρυθμό αύξησης της διαθέσιμης ποσότητας μνήμης. Μελετά τον υπολογισμό της συνάρτησης φυλογενετικής πιθανοφάνειας(Phylogenetic Likelihood Function-PLF),η οποία βασίζεται στο κριτήριο της μέγιστης πιθανοφάνειας. Με σκοπό τη μείωση των απαιτήσεων μνήμης σχεδιάζει κατάλληλο λογισμικό το οποίο διαχειρίζεται τους επανυπολογισμούς δεδομένων που απαιτούνται λόγω της αποθήκευσης ενός μόνο μέρους των δεδομένων στη μνήμη. Ακόμα σχεδιάζεται κατάλληλος επιταχυντής για την εκτέλεση των υπολογισμών μιας κλήσης της συνάρτησηςPLF. Για την υλοποίηση του επιταχυντή χρησιμοποιείται σαν αλγόριθμος αναφοράς ο αλγόριθμος που υλοποιείτο πρόγραμμα φυλογενετικών αναλύσεωνRAxMLενώ υλοποιείται και ένας επιπλέον επιταχυντής με δενδρική δομή βάθους μεγαλύτερη του ενός με σκοπό τη συμπίεση των δεδομένων που αποθηκεύονται στη μνήμη. Οι επιταχυντές είναι υλοποιημένοι σε αναδιατασσόμενη λογική(Field Programmable GateArray-FPGA).

Available Files

Services