Ιδρυματικό Αποθετήριο
Πολυτεχνείο Κρήτης
Πολυτεχνείο Κρήτης
EN
|
EL
| URI | http://purl.tuc.gr/dl/dias/B542ED9E-AE92-49F0-94F6-8266DDEFE089 | - |
| Αναγνωριστικό | https://doi.org/10.1109/FPL.2011.53 | - |
| Αναγνωριστικό | http://ieeexplore.ieee.org/document/6044826/ | - |
| Γλώσσα | en | - |
| Μέγεθος | 5 pages | en |
| Τίτλος | Exploitation of parallel search space evaluation with FPGAs in combinatorial problems: the Eternity II case | en |
| Δημιουργός | Malakonakis Pavlos | en |
| Δημιουργός | Μαλακωνακης Παυλος | el |
| Δημιουργός | Dollas Apostolos | en |
| Δημιουργός | Δολλας Αποστολος | el |
| Εκδότης | Institute of Electrical and Electronics Engineers | en |
| Περίληψη | The Eternity II puzzle is a combinatorial search problem which qualifies as a computational grand challenge. As no known closed form solution exists, its solution is based on exhaustive search, making it an excellent candidate for FPGA-based architectures, in which complex data structures and non-trivial recursion are implemented in hardware. This paper presents such an architecture, which was designed and fully implemented on a Virtex5 FPGA (XUP ML505 board). Despite the serial nature of the recursion, as parallelism can be applied with the initiation of multiple searches, the system shows a measured speedup of 2.6 vs. a high-end multi-core compute server. | en |
| Τύπος | Δημοσίευση σε Συνέδριο | el |
| Τύπος | Conference Publication | en |
| Άδεια Χρήσης | http://creativecommons.org/licenses/by/4.0/ | en |
| Ημερομηνία | 2015-11-17 | - |
| Ημερομηνία Δημοσίευσης | 2011 | - |
| Θεματική Κατηγορία | Field programmable logic arrays | en |
| Θεματική Κατηγορία | FPGAs | en |
| Θεματική Κατηγορία | field programmable gate arrays | en |
| Θεματική Κατηγορία | field programmable logic arrays | en |
| Θεματική Κατηγορία | fpgas | en |
| Βιβλιογραφική Αναφορά | P. Malakonakis and A. Dollas, "Exploitation of parallel search space evaluation with FPGAs in combinatorial problems: the Eternity II case," in International Conference on Field Programmable Logic and Applications, 2011, pp. 264-268. doi:10.1109/FPL.2011.53 | en |
Copyright © DIAS 2013
