Ιδρυματικό Αποθετήριο
Πολυτεχνείο Κρήτης
Πολυτεχνείο Κρήτης
EN
|
EL
| URI | http://purl.tuc.gr/dl/dias/549A3EB1-38F3-45F2-8009-65ADC308F4B3 | - |
| Αναγνωριστικό | https://doi.org/10.1109/ESSDERC.2018.8486848 | - |
| Αναγνωριστικό | https://ieeexplore.ieee.org/document/8486848 | - |
| Γλώσσα | en | - |
| Μέγεθος | 4 pages | en |
| Τίτλος | A compact model for static and dynamic operation of symmetric double-gate junction FETs | en |
| Δημιουργός | Makris Nikolaos | en |
| Δημιουργός | Μακρης Νικολαος | el |
| Δημιουργός | Bucher Matthias | en |
| Δημιουργός | Bucher Matthias | el |
| Δημιουργός | Jazaeri, Farzan 1984- | en |
| Δημιουργός | Sallese, Jean-Michel 1964- | en |
| Εκδότης | Institute of Electrical and Electronics Engineers | en |
| Περίληψη | The present work describes a novel charge-based compact model of the symmetric double-gate junction field effect transistor (DG JFET) for circuit simulation. The model is physics-based and addresses static and capacitive behavior of the JFET. The model covers all regions of device operation of the depletion mode JFET, relies only on physical and electrical parameters of the device, and includes short-channel effects. The model is validated with respect to TCAD simulation as well as with respect to measurements from JFETs. The model is implemented in SPICE circuit simulators using Verilog-A based code. | en |
| Τύπος | Πλήρης Δημοσίευση σε Συνέδριο | el |
| Τύπος | Conference Full Paper | en |
| Άδεια Χρήσης | http://creativecommons.org/licenses/by/4.0/ | en |
| Ημερομηνία | 2019-05-31 | - |
| Ημερομηνία Δημοσίευσης | 2018 | - |
| Θεματική Κατηγορία | Compact model | en |
| Θεματική Κατηγορία | Dynamic model | en |
| Θεματική Κατηγορία | High frequency | en |
| Θεματική Κατηγορία | JFET | en |
| Θεματική Κατηγορία | Junction field effect transistor | en |
| Θεματική Κατηγορία | SPICE | en |
| Θεματική Κατηγορία | Verilog-A | en |
| Βιβλιογραφική Αναφορά | N. Makris, M. Bucher, F. Jazaeri and J. M. Sallese "A compact model for static and dynamic operation of symmetric double-gate junction FETs," in 48th European Solid-State Device Research Conference, pp. 238-241, 2018. doi: 10.1109/ESSDERC.2018.8486848 | en |
Copyright © DIAS 2013
